概述
AD9958由兩個(gè)直接數(shù)字頻率合成器（DDS）內(nèi)核構(gòu)成，每個(gè)通道均可提供獨(dú)立的頻率、相位和幅度控制。這種靈活性可用于校正信號(hào)之間由濾波、放大等模擬處理或PCB布局失配而引起的不平衡問題。由于兩個(gè)通道共享一個(gè)公共系統(tǒng)時(shí)鐘，因此它們具有固有的同步性，支持多個(gè)設(shè)備的同步。
數(shù)據(jù)表：*附件：AD9958內(nèi)置雙通道10 bit DAC的500 MSPS直接數(shù)字頻率合成器技術(shù)手冊(cè).pdf

AD9958可以執(zhí)行高達(dá)16階的頻率、相位或幅度調(diào)制（FSK、PSK、ASK）。通過將數(shù)據(jù)施加到模式引腳，可執(zhí)行調(diào)制。此外，AD9958還支持線性頻率、幅度或相位掃描，適合雷達(dá)、儀器儀表等應(yīng)用。

AD9958的串行I/O端口可支持多種配置，提供了極大的靈活性。與ADI公司以往DDS產(chǎn)品中提供的SPI工作模式類似，串行I/O端口提供SPI兼容工作模式，。四個(gè)數(shù)據(jù)引腳（SDIO_0/ SDIO_1/SDIO_2/SDIO_3）對(duì)應(yīng)串行I/O的四種可編程模式，從而提供了靈活性。

AD9958采用高級(jí)DDS技術(shù)，可在低功耗下提供高性能。這款器件集成了兩個(gè)具有卓越寬帶和窄帶SFDR性能的高速10 bit DAC。每個(gè)通道均具有專用的32 bit頻率調(diào)諧字、14 bit相位偏移和10 bit輸出比例乘法器。

DAC輸出以電源電壓為參考源，必須經(jīng)由電阻或AVDD中心抽頭變壓器連接到AVDD。每個(gè)DAC均具有各自的可編程基準(zhǔn)源，用于實(shí)現(xiàn)每個(gè)通道不同的滿量程電流。

當(dāng)使用REFCLK作為輸入，并由DAC提供輸出時(shí)，這款DDS可用作高分辨率分頻器。兩個(gè)通道共用REFCLK輸入源，REFCLK輸入源可被直接驅(qū)動(dòng)，或與高達(dá)最大值500 MSPS的內(nèi)置REFCLK乘法器（PLL）配合使用。PLL倍增因數(shù)的可編程范圍為4～20，步進(jìn)為整數(shù)。REFCLK輸入還具有振蕩電路，可將外部晶振用作REFCLK源，晶振的頻率必須在20 MHz與30 MHz之間，晶振可與REFCLK乘法器配合使用。

AD9958采用節(jié)省空間的56引腳LFCSP封裝。DDS內(nèi)核（AVDD和DVDD引腳）采用1.8 V電源供電。數(shù)字I/O接口（SPI）在3.3 V電壓下工作，并需要將DVDD_I/O引腳（引腳49）連接至3.3 V電壓。

AD9958可在-40°C～+85°C的工業(yè)溫度范圍內(nèi)工作。

應(yīng)用

• 捷變本振（LO）頻率合成
• 相控陣?yán)走_(dá)/聲納
• 儀器儀表
• 同步時(shí)鐘
• 用于AOTF（聲光可調(diào)濾波器）的RF源
• 單邊帶抑制載波
• 正交通信

特性

• 2個(gè)同步DDS通道(500 MSPS)
• 通道間獨(dú)立的頻率/相位/幅度控制
• 頻率/相位/幅度變化的延遲匹配
• 出色的通道間隔離性能(>72 dB)
• 線性頻率/相位/幅度掃描功能
• 最多16級(jí)頻率/相位/幅度調(diào)制（引腳可選0
• 2個(gè)集成式10位數(shù)模轉(zhuǎn)換器(DAC)
• 單獨(dú)編程DAC滿量程電流
• 頻率調(diào)諧分辨率：0.12 Hz或以上
• 14位相位偏移分辨率
• 10位輸出幅度調(diào)整分辨率
• 串行I/O端口接口(SPI)具有800 Mbps數(shù)據(jù)吞吐量
• 軟件/硬件控制省電功能
• 雙電源供電（1.8 V DDS內(nèi)核/3.3 V串行I/O）
• 多器件同步
• 可選4×至20× REFCLK乘法器(PLL)
• 可選REFCLK晶體振蕩器
• 56引腳LFCSP

框圖

引腳配置描述

典型性能特征

應(yīng)用電路

工作原理

直接數(shù)字頻率合成器（DDS）內(nèi)核

AD9958有兩個(gè)DDS內(nèi)核，每個(gè)內(nèi)核由一個(gè)32位相位累加器和相位 - 幅度轉(zhuǎn)換器組成。當(dāng)相位累加器的相位增量值（頻率調(diào)諧字）大于0時(shí)，這些數(shù)字模塊共同生成數(shù)字正弦波。相位 - 幅度轉(zhuǎn)換器同時(shí)將相位信息轉(zhuǎn)換為幅度信息，通過cos(θ)運(yùn)算實(shí)現(xiàn)。

每個(gè)DDS通道的輸出頻率（fOUT）是每個(gè)累加器回滾速率的函數(shù)。確切關(guān)系由以下公式給出：

其中：

• ( f_S )是系統(tǒng)時(shí)鐘速率。
• FTW是頻率調(diào)諧字，且( 0 ≤ FTW ≤ 2^{31} )。
• ( 2^{32} )表示相位累加器容量。

由于兩個(gè)通道共用一個(gè)系統(tǒng)時(shí)鐘，它們本質(zhì)上是同步的。

DDS內(nèi)核架構(gòu)還支持相位偏移輸出信號(hào)的功能，這通過通道相位偏移字（CPOW）實(shí)現(xiàn)。CPOW是一個(gè)14位寄存器，存儲(chǔ)一個(gè)相位偏移值。該值會(huì)加到相位累加器的輸出上，以偏移輸出信號(hào)的當(dāng)前相位。每個(gè)通道都有自己的通道相位偏移字寄存器。此功能可用于將所有通道置于已知相位關(guān)系中。相位偏移的確切值由以下公式給出：

數(shù)模轉(zhuǎn)換器（DAC）

AD9958集成了四個(gè)10位電流輸出DAC。DAC將數(shù)字碼（幅度）轉(zhuǎn)換為離散模擬量。DAC電流輸出作為具有高輸出阻抗（通常為100 kΩ ）的電流源運(yùn)行。與許多DAC不同，這些電流輸出無需端接電阻或中心抽頭變壓器即可實(shí)現(xiàn)預(yù)期的電流流動(dòng)。

每個(gè)DAC具有互補(bǔ)輸出，可提供組合的滿量程輸出電流（( I_{OUT} + I_{overline{OUT}} )）。輸出始終吸收電流，并且它們的總和在任何時(shí)間點(diǎn)都等于滿量程電流。滿量程電流通過外部電阻（( R_{SET} )）和可縮放的DAC電流控制位（在工作模式部分討論）進(jìn)行控制。電阻( R_{SET} )連接在DAC_RSET引腳與模擬地（AGND）之間。滿量程電流與( R_{SET} )的阻值成反比，如下所示：

組合DAC輸出的最大滿量程輸出電流為15 mA，但將輸出限制為10 mA可提供最佳的無雜散動(dòng)態(tài)范圍（SFDR）性能。

DAC輸出電壓擺幅額定值為AVDD + 0.5 V至AVDD - 0.5 V。超出此范圍的電壓可能會(huì)導(dǎo)致過度諧波失真。應(yīng)注意負(fù)載端接，使輸出電壓保持在合規(guī)范圍內(nèi)。超出此范圍可能會(huì)潛在損壞DAC輸出電路。