概述
ADG3241是一款2.5 V或3.3 V、單通道數(shù)字開(kāi)關(guān),采用低壓CMOS工藝制造,具有低功耗、高開(kāi)關(guān)速度和極低導(dǎo)通電阻特性。輸入可以與輸出相連,而且不會(huì)引起額外的傳播延遲或產(chǎn)生額外的接地反彈噪聲。
數(shù)據(jù)表:*附件:ADG3241 2.5 V或3.3 V、1位、2端口電平轉(zhuǎn)換器總線開(kāi)關(guān)技術(shù)手冊(cè).pdf
特性
- 開(kāi)關(guān)傳播延遲:225 ps
- 端口之間采用4.5 Ω開(kāi)關(guān)連接
- 數(shù)據(jù)速率:1.5 Gbps
- 2.5 V/3.3 V 電源供電
- 可選電平轉(zhuǎn)換
- 電平轉(zhuǎn)換
- 3.3 V 轉(zhuǎn) 2.5 V
- 3.3 V t轉(zhuǎn) 1.8 V
- 2.5 V轉(zhuǎn)1.8 V
- 小信號(hào)帶寬:770 MHz
- 6引腳SC70封裝
引腳配置描述
典型性能特征
定時(shí)測(cè)量信息
總線開(kāi)關(guān)應(yīng)用:混合電壓操作、電平轉(zhuǎn)換
總線開(kāi)關(guān)能夠?yàn)榛旌想妷合到y(tǒng)之間的接口提供理想解決方案。ADG3241適用于需要從3.3V技術(shù)轉(zhuǎn)換為較低電壓技術(shù)的應(yīng)用場(chǎng)景。該器件可實(shí)現(xiàn)從3.3V到1.8V、從2.5V到1.8V,或者從3.3V直接到2.5V的電壓轉(zhuǎn)換。
圖27展示了一個(gè)典型應(yīng)用的框圖,在該應(yīng)用中,用戶需要實(shí)現(xiàn)3.3V ADC與2.5V微處理器之間的接口。微處理器可能不具備3.3V耐壓輸入,因此,在這兩個(gè)器件之間放置ADG3241可使它們輕松通信。總線開(kāi)關(guān)直接連接這兩個(gè)模塊,因此幾乎不會(huì)引入傳播延遲、定時(shí)偏差或噪聲。
3.3V至2.5V轉(zhuǎn)換
當(dāng) V_{CC} 為3.3V(overline{SEL} = 3.3V)且輸入信號(hào)范圍為0V到 V_{CC} 時(shí),最大輸出信號(hào)將被鉗位在 V_{CC} 電源以下的一個(gè)電壓閾值內(nèi)。在這種情況下,輸出將限制為2.5V,如圖29所示。該器件可用于2.5V到3.3V器件之間的雙向轉(zhuǎn)換,也可用于兩個(gè)3.3V器件之間。
-
CMOS
+關(guān)注
關(guān)注
58文章
5945瀏覽量
237891 -
開(kāi)關(guān)
+關(guān)注
關(guān)注
19文章
3258瀏覽量
94662 -
電平轉(zhuǎn)換器
+關(guān)注
關(guān)注
1文章
211瀏覽量
19914
發(fā)布評(píng)論請(qǐng)先 登錄
ADG3241,pdf datasheet (Level T
1/2端口電平轉(zhuǎn)換器母線開(kāi)關(guān)sot-66的ADG3241數(shù)據(jù)表

ADG3241 2.5 V/3.3 V、1位、2端口電平轉(zhuǎn)換器總線開(kāi)關(guān)

ADG3247:2.5 V/3.3 V,16位,2端口水平翻譯總線,交換機(jī)數(shù)據(jù)Sheet

ADG3241:2.5 V/3.3 V,1位,在SOT-66數(shù)據(jù)Sheet中的2端口級(jí)別轉(zhuǎn)發(fā)器總線

ADG3245:2.5 V/3.3 V,8位,2個(gè)端口平譯器,交換機(jī)數(shù)據(jù)Sheet

ADG3242:2.5 V/3.3 V、2位、通用控制級(jí)轉(zhuǎn)換器總線開(kāi)關(guān)數(shù)據(jù)表

ADG3243:2.5 V/3.3 V,2位,獨(dú)立控制電平轉(zhuǎn)換器總線開(kāi)關(guān)數(shù)據(jù)表

ADG3246:2.5 V/3.3 V,10位,2個(gè)端口級(jí)別轉(zhuǎn)換器,總線交換機(jī)數(shù)據(jù)Sheet

ADG3248:2.5 V/3.3 V,2:1多路復(fù)用器/多路分解器總線開(kāi)關(guān)數(shù)據(jù)表

ADG3247 2.5 V 3.3 V, 16位(雙8位)、2端口電平轉(zhuǎn)換器總線開(kāi)關(guān)技術(shù)手冊(cè)

評(píng)論