在《vivado使用誤區與進階》中，提到了一種叫 UltraFAST 的設計方法。

我們知道，FPGA的頻率一般只有幾百MHz，而CPU的頻率卻高達數GHz。那么，有不少網友心中就有一....

對于設計者來說，當然希望我們設計的電路的工作頻率(在這里如無特別說明，工作頻率指FPGA片內的工作頻....

時序分析時FPGA設計中永恒的話題，也是FPGA開發人員設計進階的必由之路。慢慢來，先介紹時序分析中....

使用插值算法實現圖像縮放是數字圖像處理算法中經常遇到的問題。我們經常會將某種尺寸的圖像轉換為其他尺寸....

AXI——Advanced eXtensible Interface，直譯過來就是先進的可擴展接口，....

SPI（Serial Peripheral Interface）——串行外圍設備接口。是Motoro....

隨著FPGA器件在資源和性能方面的進步，最新FPGA已經開始提供可以輕松定制的“平臺”解決方案，用于....

隨著百度、Google、Facebook、微軟等企業開始切入人工智能，人工智能可應用的領域非常廣泛。....

PGA常年來被用作專用芯片（ASIC）的小批量替代品，然而近年來在微軟、百度等公司的數據中心大規模部....

GPU 云服務器(GPU Cloud Computing)是基于 GPU 應用的計算服務，具有實時高....

? 在Verilog中有兩種類型的賦值語句：阻塞賦值語句（“=”）和非阻塞賦值語句（“=”）。正確地....

在開發新的電子系統時，設計人員需要做出各種決定。最關鍵的一個決定是選擇系統架構和實現的芯片。這些組件....

1.扇出太多引起的時序問題。 信號驅動非常大，扇出很大，需要增加驅動能力，如果單純考慮驅動能力可以嘗....

什么是 UART UART是一種通用串行數據總線，用于異步通信。該總線雙向通信，可以實現全雙工傳輸和....

1.常用門電路圖 2.邏輯代數的基本定理----化簡時比較好用 反演定理：對于任意一個邏輯式 Y，若....

在設計FPGA項目的時候，對時鐘進行約束，但是因為算法或者硬件的原因，都使得時鐘約束出現超差現象，接....

A 時序約束的概念和基本策略 時序約束主要包括周期約束（FFS到FFS，即觸發器到觸發器）和偏移約束....

本文分析了卷積交織和解交織的基本原理，然后采用Altera 的FPGA器件，用RAM分區循環移位法來....

嵌入式FPGA (eFPGA)由于可為人工智能(AI)工作負載提供支持與靈活度，這項業務正開始掀起波....

一、不在路檢測 這種方法是在ｉｃ未焊入電路時進行的，一般情況下可用測量各引腳對應于接地引腳之間的正、....

EDA技術進行系統的設計，具有以下幾個特點： 1. 軟件硬化，硬件軟化 軟件硬化是指所有的軟件設計最....

SystemVerilog語言簡介 SystemVerilog是一種硬件描述和驗證語言（HDVL），....

當今的設計工程師受到面積、功率和成本的約束，不能采用GHz級的計算機實現嵌入式設計。在嵌入式系統中，....

跨時鐘域處理是FPGA設計中經常遇到的問題，而如何處理好跨時鐘域間的數據，可以說是每個FPGA初學者....

最常用的約束有IO管腳位置約束和電平幅度約束，這個很好理解。另外，就是對時鐘網絡約束。這個是很重要的....

FIFO 最小深度計算 例子 - 1：f_wr 》 f_rd，連續讀寫 寫時鐘80MHz。 讀時鐘5....

FIFO是在FPGA設計中使用的非常頻繁，也是影響FPGA設計代碼穩定性以及效率等得關鍵因素。在數據....

一、基本概念 最熟悉的兩個詞語應該是RAM與ROM，RAM（Random Access Memory....

廣義的來說，FPGA的配置包括直接使用下載電纜對FPGA器件進行編程、對外部EEPROM和FLASH....