譯碼器1. 譯碼器定義譯碼器是一種用以檢測輸入位（碼）的特定組合是否存在，并以特定的輸出電平來指示這種特定碼的存在的數字電路?！稊底蛛娮蛹夹g基礎系統方法》譯碼器的功能是將具有特定含義的二進制碼
2021-12-07 09:37:27
BCD碼的硬件實現，采用左移加3的算法，具體描述如下：（此處以8-bit 二進制碼為例） 1、左移要轉換的二進制碼1位2、左移之后，BCD碼分別置于百位、十位、個位3、如果移位后所在的BCD碼列大于或
2017-05-11 16:21:02
FPGA實現的 FFT 處理器的硬件結構。接收單元采用乒乓RAM 結構, 擴大了數據吞吐量。中間數據緩存單元采用雙口RAM , 減少了訪問RAM 的時鐘消耗。計算單元采用基 2 算法, 流水線結構, 可在
2017-11-21 15:55:13
論壇里面的大神們，有沒有已經完成LDPC碼編譯碼算法的FPGA實現，本人目前在做這方面的項目，時間比較緊，緊急求購IP核。。
2012-04-16 23:43:28
BP算法、最小和算法、Offset最小和算法、改進的譯碼，如何用vs編碼實現
2017-05-08 22:01:02
【作者】：申睿;鄧運松;向波;陳赟;曾曉洋;【來源】：《小型微型計算機系統》2010年03期【摘要】：提出一種通用的QC-LDPC碼譯碼器架構.該架構采用一種特殊的綁定結構和一個可配置的循環移位網
2010-04-24 09:26:56
的不足，同時也方便在現場可編程門陣列(FPGA)中增加一些其他相關的應用功能，因此在FPGA中實現CVSD語音編譯碼調制功能的前景將是非常廣闊的。這里將詳細介紹什么是CVSD？其算法分析如何在FPGA中實現？
2019-08-07 07:04:27
什么是Turbo碼的迭代譯碼算法？Turbo 碼獲得優異性能的第二個重要因素是應用了基于最大后驗概率準則 (MAP) 的迭代譯碼算法。當前Turbo譯碼算法有哪些？（1） 標準算法(MAP)它對
2008-05-30 16:24:49
提高。這種級聯碼結構最早于80 年代被美國宇航局NASA 加入深空遙測信號的傳輸協議，目前在視頻通信中廣為應用。道有少量隨機錯誤時，通過內碼就可以糾正；如信道的突發錯誤超出內碼的譯碼能力，則由外碼來糾正
2008-05-30 16:16:10
和概率譯碼兩種。代數譯碼根據卷積碼自身的代數結構進行譯碼，計算簡單；概率譯碼則在計算時考慮信道的統計特性，計算較復雜，但糾錯效果好得多。典型的算法如：Viterbi 譯碼、序列譯碼等。隨著硬件技術的發展，概率譯碼已占統制地位。[此貼子已經被作者于2008-5-30 16:09:13編輯過]
2008-05-30 16:06:52
什么是硬判決和軟判決Viterbi 譯碼算法 ？接收到的符號首先經過解調器判決，輸出0、1 碼，然后再送往譯碼器的形式，稱為硬判決譯碼。即編碼信道的輸出是0、1 的硬判決信息。我們選擇似然概率P
2008-05-30 16:11:37
有沒有關于曼徹斯特碼譯碼的程序思路或樣例？
2015-05-19 11:27:34
地圖匹配的原理是什么？地圖匹配算法是什么？改進的地圖匹配方法有何優點？
2021-05-13 06:09:16
用了 3 種不同的方法計算其功率值。方法一 在 FPGA 內根據檢波法的原理計算下行同步碼 64 個碼片的功率（AGC 模塊圖 2 中的 dcmt 部分）?？紤] TD 的幀結構，保護時隙 GP 的功率很小
2020-08-14 09:06:10
由于卷積碼優良的性能，被廣泛應用于深空通信、衛星通信和2G、3G移動通信中。卷積碼有三種譯碼方法：門限譯碼、概率譯碼和Viterbi算法，其中Viterbi算法是一種基于網格圖的最大似然譯碼算法，是卷積碼的最佳譯碼方式，具有效率高、速度快等優點。
2019-11-01 08:05:38
。另外由于旋轉因子需要進行0°、-90°或+90°三種預旋轉，所以預旋轉還要分配兩位二進制數，這樣存儲旋轉系數的ROM就為18位的ROM。改進的CORDIC算法結構如圖1所示，所有旋轉因子所對應
2011-07-11 21:32:29
。1 適用于圖像分割的改進遺傳算法1.1 算法的基本原理1.1.1 編 碼 基于坐標位置的閾值分割法(閾值曲面方法)具有抗噪聲能力強的特點,對一些用單閾值分割法不易
2009-09-19 09:36:47
糾錯方法,廣泛應用于衛星通信和移動通信中。V iterbi譯碼算法是用于卷積碼譯碼的一種最大似然算法,采用迭代譯碼原理。為提高譯碼性能,Hagenauer提出了軟判決V iterbi算法(SOVA),該算法序列檢測的概率最大,比硬判決提高2.2 dB。早全文下載
2010-04-26 16:08:39
對不同的設計方法進行分析和比較，選擇優化的設計方法，利用VHDL分別設計（15，7）BCH碼的編碼器和譯碼器，并能夠對兩部分進行單獨仿真調試，實現其相應的功能。
2012-05-10 11:36:06
LDPC碼是近年來發展較快且日趨成熟的一種信道編碼方案，因其具有的優越性能和實用價值而被人們認知，但由于隨機結構的LDPC碼編譯碼器硬件實現較為復雜，具有的準循環特性QC_LDPC碼已成為IEEE802.11n(WiFi)、IEEE802.16e(WiMAX)、(DVB—S2)等眾多標準的信道編碼方案。
2019-09-30 07:19:45
一種在FPGA中實現的基于軟判決的Viterbi譯碼算法，并以一個(2，1，2)、回溯深度為10的軟判決Viterbi譯碼算法為例驗證該算法，在Xilinx的XC3S500E芯片上實現了該譯碼器，最后對其性能做了分析。 關鍵詞： OFDM；Viterbi譯碼；軟判決；FPGA
2009-09-19 09:41:24
本文通過對長BCH碼優化方法的研究與討論，針對標準中二進制BCH碼的特性，設計了實現該譯碼器的FPGA硬件結構。
2021-06-15 09:23:27
BCH碼是目前最為常用的糾錯碼之一，我國的數字電視廣播地面傳輸標準DTMB也使用了縮短的BCH碼作為前向糾錯編碼的外碼。針對該BCH碼的特點，采用BM譯碼算法，設計了一種實時譯碼器。與其它設計方案
2021-05-25 07:04:32
本文研究了RS碼的實現方法，并基于Xilinx的FPGA芯片Spartan-6 XC6SLX45完成了RS編譯碼器的設計，同時對其進行了仿真和在線調試，并給出了功能仿真圖和測試結果。時序仿真結果表明，該編譯碼器能實現預期功能。
2021-06-21 06:23:53
Turbo碼自1993年提出以來[1]，由于其接近香農極限的優異譯碼性能，一直成為編碼界研究的熱點。近年來，用戶對通信質量的要求越來越高，學者們已將研究重點從理論分析轉移到Turbo碼的實用化上來
2019-08-22 07:28:46
基于FPGA的Turbo碼編譯碼器各模塊實現的 VHDL或verilog HDL程序。急求啊謝謝大神啦！！
2015-06-08 22:45:24
截短Reed-Solomon碼譯碼器的FPGA實現提出了一種改進的BM算法，并在此基礎上提出了一種大量采用并行結構的截短RS碼譯碼器的實現方式。驗證表明，該算法能顯著提高基于FPGA的RS譯碼
2009-09-19 09:39:43
截短Reed_Solomon碼譯碼器的FPGA實現提 出 了 一 種 改 進 的 算 法 并 在 此 基 礎 上 提 出 了 一 種 大 量 采 用 并 行 結 構 的 截 短 碼譯 碼 器 的 實
2012-08-11 15:50:06
標準中LDPC碼的構造、編碼及解碼算法原理,結合MAT-LAB仿真對其算法有效性進行了分析比較。【關鍵詞】：數字電視傳輸系統;;低密度奇偶校驗碼;;DMB-TH;;編譯碼器【DOI】：CNKI:SUN
2010-04-23 11:36:52
畢業設計 基于EDA的CMI碼編碼譯碼器的設計，共20頁，7505字 摘要 CMI碼是一種應用于PCM四次群和光纖傳輸系統中的常用線路碼型，它具有碼變換設備簡單、便于時鐘提取、有一定的糾錯能力
2009-03-25 13:19:20
Turbo碼編碼器的FPGA實現Turbo碼譯碼器的FPGA實現Turbo碼編譯碼器的性能有哪些？
2021-05-07 06:06:23
編譯碼的原理是什么？如何對編譯碼算法進行仿真測試？
2021-04-28 06:54:22
在做HDB3碼編譯碼器的實驗，查到資料說FPGA只能處理單極性碼，而HDB3碼是雙極性碼。想請教下是所有的FPGA的芯片都只能處理單極性碼么？如果是的，那么想處理雙極性碼的話要加什么樣的輔助電路才能用FPGA處理雙極性碼？
2016-09-14 16:31:36
數字圖像處理原理是什么？簡單Ferret算法原理是什么？改進的Ferret算法原理有哪些步驟？改進的Ferret算法和目前常用的測量算法有哪些不同？
2021-04-15 06:58:37
Reed_Solomon碼譯碼器的FPGA實現快速浮_定點PID控制器FPGA的研究與實現一種密鑰可配置的DES加密算法的FPGA實現應用于LTE_OFDM系統的Viterbi譯碼在FPGA中的實現[hide][/hide]
2012-02-02 17:26:14
針對交互式遺傳算法中收斂速度慢和容易陷入局部收斂的缺點，提出遺傳算法算子的一些改進策略，即利用定位部分優良基因方法，使這些基因較好地遺傳到下一代。改進的算法能
2009-04-03 08:38:14
17 本文基于Altera的FPGA（StatixⅡ-EP2S30F484C3）架構，實現了碼率為1/2，幀長為1008bits的規則（3,6）LDPC碼譯碼器。所采用的最小-和算法相對于傳統的和-積算法在不損失譯碼性能的前提下，
2009-06-06 14:12:2031 本文討論了一種可在FPGA 上實現的FFT 結構。該結構采用基于流水線結構和快速并行乘法器的蝶形處理器。乘法器采用改進的Booth 算法，簡化了部分積符號擴展，使用Wallace 樹結構和4-2
2009-09-11 15:46:4016 基于可靠性更新的低復雜度B譯碼算法:基于部分符號更新策略的BP (Belief Propagation)譯碼算法減少了LDPC (Low-Density Parity-Check)碼的譯碼運算量，提高了譯碼效率。然而在其譯碼過程中，由
2009-10-29 13:09:2116 該文結合雙向M-BCJR 算法，提出了一種用于頻率選擇性信道條件下的V-BLAST 系統的改進迭代譯碼算法。該算法通過改進度量函數與引入Kullback-Leibler 距離計算進行雙向搜索的方法，在保
2009-11-17 13:58:5312 該文針對高分辨全極化成像雷達體制，研究了雷達目標的空頻域瞬態極化特性及其在目標幾何結構反演中的應用。給出了空頻域瞬態極化特性的表征及獲取方法，將已有瞬態極化理
2009-11-18 14:39:3912 文章分析了Turbo 碼的MAP 類譯碼算法后，針對傳統Log—MAP 譯碼算法的特性，提出了一種改進的Log—MAP 譯碼算法。仿真結果表明，新的算法在降低譯碼復雜度的同時較好地保持了譯
2010-01-15 11:51:4713 針對分組Turbo 碼自適應Chase 譯碼算法存在的缺陷，該文提出自適應量化測試序列數的分組Turbo 碼譯碼算法。該方法以測試序列數C 為研究對象，依出錯概率大小選擇錯誤圖樣，并利用
2010-02-10 12:15:523 IRA碼的譯碼通常是利用BP譯碼算法來實現的，但是BP譯碼算法的硬件電路復雜。為了讓譯碼算法在復雜度和譯碼性能之間取得較好的折衷，提出一種改進型IRA譯碼算法，該算法采用偏
2010-07-05 16:23:5621 乘累加器在DSP算法中有著舉足輕重的地位。現在，很多前端DSP算法都通過FPGA實現。結合FPGA具體的硬件結構，提出了乘累加器在FPGA中實現的改進方法：流水線技術、CSD編碼、DA算法，
2010-08-06 14:41:3829 摘要：提出了基于歐氏算法和頻譜分析相結合的RS碼硬件編譯碼方法；利用FPGA芯片實現了GF（2 8）上最高速率為50Mbps、最大延時為640ns的流式譯碼方案，滿足了高速
2009-06-20 14:19:33
856 
極化轉換器原理與結構
由于天線饋源輸出端通常要與帶有矩形接口的
2009-10-24 19:28:356950 
基于802.16d的定時同步算法改進及FPGA實現
0 引言
WiMAX ( Wordwide Interoperability for Mi－crowave Access)是代表空中接口滿足IEEE 802．16標準的寬帶無線通信系統。其
2010-02-22 09:38:31844 
利用FPGA實現時分多址的方法有很多種，但大多數方法都對FPGA芯片資源的占用非常巨大。針對這一問題，提出一種改進型方法來實現時分多址。通過使用FPGA芯片內部的雙口隨機訪問存儲器（雙口RAM），利用同一塊RAM采用兩套時鐘線，地址線和數據線，例化雙口RAM的
2011-01-15 15:41:2629 針對低密度奇偶校驗(LDPC)譯碼算法性能低的問題，提出一種基于最小和的高效譯碼算法。該算法從概率的角度分析消息的傳遞過程中校驗節點的更新過程，得到近似的最小和算法等式，
2011-05-18 18:54:200 該文介紹了兩種Viterbi 譯碼器回溯譯碼算法，通過對這兩種算法硬件實現結構上的優化，給出了這兩種算法的FPGA 實現方法，比較了兩種實現方法的優缺點。最后將其應用在實際的Viter
2011-05-28 15:18:4833 針對Turbo乘積碼（TPC）譯碼復雜度高、運算量大的缺點，分析了一種改進的TPC譯碼算法。該算法以Chase迭代算法為基礎，通過對錯誤圖樣重新排序產生新的測試序列，其伴隨式可從前次伴
2011-12-05 14:07:5520 利用ME算法實現結構設計了一種低資源占用率、低成本的高速RS譯碼器。邏輯綜合及仿真結果表明,基于Altera公司CycloneII系列FPGA的RS(255,239)譯碼器,工作時鐘達210 MHz,可滿足數據速率1.68 Gb
2011-12-15 17:23:2828 在描述置信傳播(BP)譯碼算法基礎上， 研究和分析了兩種降低復雜度的譯碼算法。Min．Sum 算法主要討論了簡化校驗節點的消息更新運算，并應用密度進化方法對此算法進行極限性能分析
2012-03-31 15:22:037 本文介紹了 RS[ 255, 223 ]編譯碼器的 FPGA設計和基于線形反饋移位寄存器的編碼器設計 , 以及由伴隨式計算、關鍵方程求解、錢氏搜索、Forney算法等功能模塊組成的譯碼器。為了實現簡單
2012-05-22 10:43:4045 針對傳統的Max-Log-Map譯碼算法時效性差、存儲空間開銷大的特點，本文對傳統的Max-Log-Map譯碼算法進行了改進。改進的算法對前、后向度量使用了蝶形結構圖，便于DSP實現；將原始幀均分
2012-07-27 17:55:1642 介紹了符合CCSDS標準的RS（255，223）碼譯碼器的硬件實現結構。譯碼器采用8位并行時域譯碼算法，主要包括了修正后的無逆BM迭代譯碼算法，錢搜索算法和Forney算法。采用了三級流水線結構實現
2013-01-25 16:43:4668 活躍。對人工魚群算法改進方法進行了論述，從自身改進和與其他算法融合兩個大方向進行評述，為后續改進型人工魚群算法的研究提供了理論基礎。
2016-01-04 17:13:4912 低密度奇偶校驗碼（LDPC碼）譯碼主要包括基于硬判決和基于軟判決的譯碼。文章對這兩種譯碼方法中的典型算法（BF算法和BP算法）和一種改進的對數域算法（APP-LLR算法）進行了仿真研究；比較并分析
2016-01-04 17:13:4913 基于FPGA的RS碼電路設計，編碼譯碼原理。
2016-03-30 16:32:422 截短Reed_Solomon碼譯碼器的FPGA實現
2016-05-11 11:30:1911 基于遺傳算法的信源信道聯合譯碼方法，有需要的下來看看
2016-07-20 16:51:513 實時圖像增強算法改進及FPGA實現，下來看看
2016-09-17 07:28:2414 基于改進遺傳KM聚類算法的風電場機群劃分方法_郭志
2016-12-29 14:40:190 一種基于改進線性規劃的LDPC碼混合譯碼算法_陳紫強
2017-01-07 16:52:060 改進遺傳蟻群算法及其在電機結構優化中的研究_謝穎
2017-01-08 12:03:280 基于FPGA的3B4B編譯碼電路
2017-02-07 14:58:1811 改進的MIMO系統球譯碼檢測算法_仵丹
2017-03-19 19:04:232 改進蟻群算法的飛機沖突解脫路徑規劃方法_倪壯
2017-03-19 19:04:391 改進匹配方法的BFG_GMPHD濾波算法_趙斌
2017-03-19 19:04:391 的低運算復雜度、低誤碼平臺譯碼的改進算法。 該算法校驗節點的運算采用修正最小和算法，外信息的更新采用串行方式，既保持了串行和積算法在有限迭代次數下譯碼門限低的優點，又降低了節點運算復雜度和誤碼平臺。用定點DSP芯片實現的非規則LDPC碼譯碼器的實測結果表明，該算法能以較低的實現復雜度獲
2017-10-20 10:41:110 采用易于FPGA實現的歸一化最小和算法，通過選取合適的歸一化因子，將乘法轉化成移位和加法運算。在高斯白噪聲信道下，仿真該譯碼算法得出最佳的譯碼迭代次數，并結合Xilinx XC7VX485T資源確定
2017-11-16 12:59:012766 
了硬件資源的消耗量。該方法適合于采用校驗矩陣進行編碼和譯碼的情況，不僅適用于全并行的編譯碼器結構，同時也適用于目前廣泛采用的部分并行結構，且能夠使用和積、最小和等多種譯碼算法。
2017-11-22 07:34:013928 
中小長度的數據報文業務為主，所以突發通信中的Turbo碼的碼長也是中等長度以下的。本文面向突發數據通信中的信道編碼應用，研究了短幀長Turbo碼編譯碼算法的FPGA實現。實現中采用了優化的編譯碼算法，以降低譯碼復雜度和譯碼延時。最后仿真和測試了Turbo譯碼器的糾錯性能和吞吐量。
2018-07-12 08:15:003247 
卷積碼是廣泛應用于衛星通信、無線通信等各種通信系統的信道編碼方式。Viterbi算法是一種最大似然譯碼算法。在碼的約束度較小時，它比其它概率譯碼算法效率更高、速度更快，譯碼器的硬件結構比較簡單。隨著
2019-04-24 08:29:002635 
信道的是二進制信號序列。為了充分利用信道輸出信號的信息，提高傳輸系統譯碼的可靠性，首先把信道的輸出信號量化，將Q電平量化序列輸入Viterbi譯碼器，因此本文采用的VB譯碼算法為軟判決譯碼算法。
2019-07-11 08:01:002822 
極化碼的譯碼算法研究近年來發展迅速，其中成為研究熱點的連續刪除（Successive Cancellation，SC）譯碼算法的基本思想是通過對信息位的比特似然概率值的判斷來進行譯碼。
2019-01-06 11:19:554845 
RS碼在通信領域有著廣泛的應用，其中最重要的是關鍵方程的求解．傳統歐幾里德算法在求解關鍵方程時需要進行多項式次數的判斷，從而造成硬件電路復雜，譯碼速度下降．通過對綜合除法進行推廣，提出了一種改進
2021-02-01 14:25:0010 分組進行并行譯碼，每個分組采用并行結構進行譯碼，具有更快的收斂速度和更少的存儲空間。為了對一個具有并行結構的數據包進行解碼，首先將LDC碼分為若干個超碼。然后用并行BCJR算法對每個超碼進行解碼。為了進一步簡化算法的內部結構和復雜度，提出了一種改進的陪集算法。基于Alte
2021-02-03 14:46:009 結構化LDPC碼可進行相應擴展通過對編譯碼算法，優化編譯碼結構進行調整，降低了編譯碼囂硬件實現中的關鍵路徑遲延，并采用Xilinx公司的Virtex一4 VLX80 FPGA芯片實現了一個碼長10 240，碼率1／2的非正則結構化LDPC碼編碼器和譯碼器。實現結果表明：該編碼器信息吞吐量為1．878 Gb／
2021-03-26 15:58:0012 給出了跳頻系統中 Turbo碼譯碼器的FPGA（ field programmable gate array）實現方案。譯碼器采用了MaxLog-map譯碼算法和模塊化的設計方法，可以
2021-04-01 11:21:465 設計了一種基于FPGA的正交匹配追蹤（Orthogonal Matching Pursuit，OMP）算法的硬件優化結構，對OMP算法進行了改進，大大減
2021-04-08 13:28:521917 
和商品共性的能力。對此，學術界提出了不同的創新想法以改進傳統協同過濾算法，但大多數的改進是基于協同過濾的垂直改進，如向算法加入分類、聚類、時間序列等機制，即對算法結構進行改進而不對變量因素進行改進，因此仍然無
2021-04-28 11:30:153 位并執行MC方法，以衡量剩余位信道的差錯概率，從剩余位中挑選差錯概率較低的位并與第1階段中最可靠的位組成極化碼的信息位集合。仿真結果表明，與MC方法相比，TPMe方法能夠降低計算復雜度，提髙譯碼效率。
2021-06-08 16:04:325 摘要：在對FFT(快速傅立葉變換)算法進行研究的基礎上，描述了用FPGA實現FFT的方法，并對其中的整體結構、蝶形單元及性能等進行了分析。
2022-04-12 19:28:254515 將全極化數據與SAR層析成像相結合,可獲取復雜地物更加準確的三維結構信息，其對地表濕度和地物結構特性敏感，適用于獲取森林生物量和城市區域特征等信息的遙感獲取。本章介紹基于譜分析的極化層析SAR聚焦
2022-04-15 17:14:091461
電子發燒友App
工商網監
評論