DS90CF384AQ-Q1 +3.3V LVDS Receiver 24-Bit Flat Panel Display (FPD) Link - 65MHz

數(shù)據(jù)： DS90CF384AQ +3.3V LVDS Receiver 24-Bit Flat Panel Display (FPD) Link - 65 MHz 數(shù)據(jù)表

描述

DS90CF384AQ接收器將四個(gè)LVDS數(shù)據(jù)流以高達(dá)1.8 Gbps的吞吐量（227兆字節(jié)/秒帶寬）轉(zhuǎn)換回并行的28位LVCMOS /LVTTL數(shù)據(jù)。在顯示應(yīng)用中，28位包括：24位RGB數(shù)據(jù)和最多4位視頻控制（Hsync，Vsync，DE和CNTL）。

DS90CF384AQ器件比上一代FPD增強(qiáng)了鏈路接收器在接收器輸出上提供更寬的數(shù)據(jù)有效時(shí)間，并作為AEC-Q100 3級(jí)器件提供。

FPD-Link是解決與寬帶相關(guān)的EMI和電纜尺寸問(wèn)題的理想方法，高速LVCMOS /LVTTL接口。

特性

汽車(chē)級(jí)設(shè)備，AEC-Q100 3級(jí)合格
工作溫度范圍：-40°C至+ 85° C
20至65 MHz移位時(shí)鐘支持
接收器輸出時(shí)鐘50％占空比
同類(lèi)最佳設(shè)置＆amp;在RxOUTPUT上保持時(shí)間
Rx功耗<142 mW（典型值）@ 65MHz灰度
Rx掉電模式<200μW（最大值）
ESD額定值> 7 kV（HBM），> 700V（EIAJ）
支持VGA，SVGA，XGA和雙像素SXGA。
PLL無(wú)需外部元件
與TIA /EIA-644 LVDS標(biāo)準(zhǔn)兼容
薄型56引腳TSSOP封裝

所有商標(biāo)均為其各自所有者的財(cái)產(chǎn)。

參數(shù) 與其它產(chǎn)品相比?顯示 SerDes

?
Function
Color Depth (bpp)
Pixel Clock Min (MHz)
Pixel Clock (Max) (MHz)
Input Compatibility
Output Compatibility
Total Throughput (Mbps)
Rating
Operating Temperature Range (C)
Package Group
Package Size: mm2:W x L (PKG)
Pin/Package
?

DS90CF384AQ-Q1
Receiver ? ?
24 ? ?
20 ? ?
65 ? ?
FPD-Link LVDS ? ?
LVCMOS LVTTL ? ?
1800 ? ?
Automotive ? ?
-40 to 85 ? ?
TSSOP ? ?
56TSSOP: 113 mm2: 8.1 x 14(TSSOP) ? ?
56TSSOP ? ?