轉(zhuǎn)向32GT/s速度的PCIe設(shè)計所面臨的挑戰(zhàn)

歷史上，PCIe系統(tǒng)設(shè)計人員把通用低成本FR4 PCB材料和引線鍵合（wirebond）封裝用于 高達(dá) 8GT/s 數(shù) 據(jù) 速率（Gen3）的大多數(shù)應(yīng)用...

2018-05-04 標(biāo)簽：印刷電路板CPUPCIe 7698 0

PCIe錯誤報告機制上高級錯誤報告AER

其中，最低5bits為當(dāng)前錯誤指針（First Error Pointer），當(dāng)相關(guān)錯誤狀態(tài)更新時，該指針由硬件自動更新。一般情況下，當(dāng)前錯誤指針指向的...

2018-08-27 標(biāo)簽：寄存器PCIe 7573 0

硬件的單元測試：PCIe 3.0測試

PCIe標(biāo)準(zhǔn)自從推出以來，1代和2代標(biāo)準(zhǔn)已經(jīng)在PC和Server上逐漸普及，用于滿足高速顯卡、高速存儲設(shè)備對于高速數(shù)據(jù)傳輸?shù)囊?。出于支持更高總線數(shù)據(jù)吞...

2023-02-13 標(biāo)簽：信號總線PCIe 7506 0

面對高速鏈路測試重重挑戰(zhàn)，輕松實現(xiàn)PCIe 5自動多路測試

本文將重點介紹x16測試要求的RF開關(guān)配置，這些開關(guān)型號將支持最多18條通路（PCIe最高一般是x16），也將支持較低的通路數(shù)。

2021-11-16 標(biāo)簽：連接器RFPCIe 7224 0

Flow Control機制可以顯著地提高總線的傳輸效率

PCIe Spec規(guī)定，PCIe設(shè)備的每一個端口（Ports）都必須支持Flow Control機制，在發(fā)送TLP之前，F(xiàn)low Control必須先檢...

2018-05-24 標(biāo)簽：總線PCIe 7207 0

PCIe的Spec中明確規(guī)定只有Root有權(quán)限發(fā)起配置請求

處理器一般不能夠直接發(fā)起配置讀寫請求，因為其只能產(chǎn)生Memory Request和IO Request。這就意味著Root必須要將處理器的相關(guān)請求轉(zhuǎn)換為...

2018-05-04 標(biāo)簽：PCIeRoot 7042 0

關(guān)于PCIe協(xié)議中FPGA的實現(xiàn)

PCIe鏈路協(xié)議使用“端到端的數(shù)據(jù)傳送方式”，發(fā)送端和接收端中都含有TX(發(fā)送邏輯)和RX(接收邏輯)。

2019-06-19 標(biāo)簽：FPGAPCIe 6899 0

手機主流存儲器件UFS與NVMe詳細(xì)對比分析

NVMe是專門為高速閃存芯片設(shè)計的協(xié)議，主要是為企業(yè)級和數(shù)據(jù)中心的PCIe SSD設(shè)計的接口標(biāo)準(zhǔn)，來充分發(fā)揮閃存的性能。NVMe通訊協(xié)議+PCIe總線協(xié)...

2023-11-01 標(biāo)簽：SSDPCIeemmc 6883 0

PCIe—Bar空間是怎么生效的

PCIe接口相對來講還是打交道比較多的接口。無論是Intel還是Xilinx的IP也都接觸到過。

2023-06-05 標(biāo)簽：寄存器PCIPCIe 6840 0

PCIe 6.0入門之什么是 PCIe 6.0

PCI Express? 6.0 (PCIe? 6.0) 規(guī)范由 PCI-SIG? 于 2022 年 1 月發(fā)布。最新一代的 PCIe 標(biāo)準(zhǔn)帶來了許多激...

2023-05-22 標(biāo)簽：PCI數(shù)據(jù)中心PCIe 6779 0

FPGA邏輯中關(guān)于地址映射說明

背景與問題 CPU+FPGA架構(gòu)，CPU做RC、FPGA做EP； FPGA邏輯（Vivado -BD - Address Editor）中如何設(shè)置PCI...

2020-11-20 標(biāo)簽：fpgacpuPCIe 6768 0

Type0和Type1型配置請求

如果不相等，但是在自己的下一級總線號（Secondary Bus Number）和最后一級總線號（Subordinate Bus Number）之間，則...

2018-05-06 標(biāo)簽：PCIetype 6751 0

分析一下PortB的Header中的Base & Limit寄存器

需要注意的是，Endpoint的需要的NP-MMIO的大小明明只有4KB，PortB的Header卻給其1MB的空間（最小1MB），也就是說剩余的空間都...

2018-05-11 標(biāo)簽：寄存器PCIe 6743 0

看看PCIe設(shè)備之間的通信方式

PCIe是以包（Packet）為單位傳輸數(shù)據(jù)的。和計算機網(wǎng)絡(luò)類似，其協(xié)議也是分層的。

2024-03-01 標(biāo)簽：寄存器CachePCIe 6678 0

PCIe彈性緩存主要用于解決跨時鐘域問題

需要注意的是PCIe Spec并沒有規(guī)定彈性緩存的具體位置，設(shè)計者可以將彈性緩存放在8b/10b解碼器之前，也可以把彈性緩存放在8b/10b解碼器之后。...

2018-09-08 標(biāo)簽：解碼器PCIe 6666 0