完善資料讓更多小伙伴認(rèn)識你，還能領(lǐng)取20積分哦，立即完善>
標(biāo)簽 > pll電路
PLL 電路的工作原理是將外部信號的相位與壓控晶體振蕩器 （VCXO） 產(chǎn)生的時鐘信號的相位進(jìn)行比較。然后，電路調(diào)整振蕩器時鐘信號的相位以匹配參考信號的相位。因此，原始參考信號和新信號彼此精確地同相。
文章：89個 瀏覽：6718次 帖子：21個
先楫的CANFD外設(shè)，有兩個CANFD的IP，其中HPM6700系列，HPM6400系列、HPM6300系列使用的是CAN，包括了經(jīng)典CAN和CANFD。
頻率的產(chǎn)生有兩種方法：DDS和PLL，但是為什么射頻工程師一般用PLL多，很少用DDS呢？
今天要介紹的時序分析基本概念是Latency, 時鐘傳播延遲。主要指從Clock源到時序組件Clock輸入端的延遲時間。
開始之前，我們首先來看一下什么是時鐘門控（clock gating）技術(shù)，顧名思義就是利用邏輯門技術(shù)控制時鐘的通斷。
2023-06-29 標(biāo)簽：寄存器分頻器SoC設(shè)計 3576 0
大家需要什么樣的clocktree呢？芯片的動脈CLOCK TREE介紹
我覺得稱時鐘樹為芯片的大動脈一點也不夸張，因為所有flipflop 翻轉(zhuǎn)都要受到它的控制。而時鐘樹的設(shè)計到實現(xiàn)是一個很復(fù)雜的過程，從流程上說，它牽扯到使...
聊聊IC測試機(jī)（4）DFT PLL向量，ATE怎么用？
自動測試設(shè)備 (ATE)對PLL（鎖相環(huán)）進(jìn)行測試時，我們首先要明白PLL在系統(tǒng)級芯片（SoC）中的重要性。
Clock分為兩大類，一類是root clock，其定義指令是create_clock；另外一類是generated clock，其定義指令是creat...
Xilinx最新一代UltraScale+ FPGA ^[1]^ 將RF AD/DA、SerDes等系統(tǒng)完美集成在一顆芯片打造出了一個全方位的通信鏈
請問create_generated_clock該怎么使用呢？
FPGA設(shè)計中，生成時鐘分為兩大類：自動生成時鐘和用戶生成時鐘。
2024-01-25 標(biāo)簽：FPGA設(shè)計PLL電路 3288 0
m序列的verilog實現(xiàn)以及使能信號解決跨時終域問題
根據(jù)《通信原理》一書可知，m序列是最長線性反饋移位寄存器的簡稱，它產(chǎn)生的偽隨機(jī)序列的周期與其反饋移存器級數(shù)有關(guān);
2023-06-16 標(biāo)簽：FPGA設(shè)計移位寄存器BPSK 3130 0
Sigma-Delta小數(shù)分頻PLL中的分頻器該怎么做？
文獻(xiàn)給出的分頻器結(jié)構(gòu)如圖1所示。該分頻器最高輸入頻率（f~in~）為16.3GHz，也就是一個周期只有（T~in~，T ~in~ = 1/ f~in~）...
被ISSCC接收的Digital to Time Converter是如何設(shè)計的？
下圖給出了反相器相位插指器的基本結(jié)構(gòu)。結(jié)構(gòu)很簡單，**兩個反相器陣列輸入分別接兩個時鐘，輸出直接短接在一起，數(shù)字信號控制反相器陣列選通的數(shù)目。**
MMCU/PLL時鐘約束導(dǎo)致的問題調(diào)試筆記
調(diào)用MMCU產(chǎn)生時鐘，輸入時鐘頻率為100M，產(chǎn)生100M、50M、12.5M時鐘輸出，MMCU核自動生成的時鐘倍頻數(shù)為9，即主時鐘為900M，分別分頻...
分享一種STM32F407的鎖相環(huán)PLL重新配置方法
老農(nóng)最近搞基于STM32F407的IAP升級固件升級功能，遇到了這樣一個問題：IAP引導(dǎo)程序和APP程序都是基于STM32CUBEMX的程序模板生成，單...
FPGA設(shè)計衍生時鐘約束和時鐘分組約束設(shè)置
FPGA設(shè)計中，時序約束對于電路性能和可靠性非常重要。
2023-06-26 標(biāo)簽：FPGA設(shè)計時序約束Vivado 2815 0
對于PLL小白而言，往往從VCO開始，因為慣性認(rèn)為VCO的噪聲最難優(yōu)化，有時為了簡化（偷懶）會忽略Divider、Refclk、甚至PFD+CP上的噪聲...
在時鐘電路的設(shè)計中，存在 jitter 和 skew 問題。
一種基于Transformer結(jié)構(gòu)的VCO介紹
常規(guī)LCVCO由電感、電容、負(fù)阻、偏置組成，每個模塊有很多種實現(xiàn)方式，下面給介紹一下各模塊設(shè)計時的注意事項。
為了應(yīng)對網(wǎng)絡(luò)、服務(wù)器和存儲速度和容量的快速提高的需求，促進(jìn)了100GbE，400Gbp和1Tbps的通信系統(tǒng)的開發(fā)。而超過30Gbps的速率接口被這些系...
今天想來聊一下芯片設(shè)計中的一個重要macro——PLL，全稱Phase lock loop，鎖相環(huán)。我主要就介紹一下它是什么以及它是如何工作的。
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
關(guān)注我們的微信
下載發(fā)燒友APP
電子發(fā)燒友觀察
版權(quán)所有 ? 湖南華秋數(shù)字科技有限公司
長沙市望城經(jīng)濟(jì)技術(shù)開發(fā)區(qū)航空路6號手機(jī)智能終端產(chǎn)業(yè)園2號廠房3層（0731-88081133）
電子發(fā)燒友 （電路圖） 湘公網(wǎng)安備43011202000918
工商網(wǎng)監(jiān)
湘ICP備2023018690號-1
