首屆IDAS設(shè)計自動化產(chǎn)業(yè)峰會將于9月18日在武漢中國光谷科技會展中心舉行。作為國內(nèi)領(lǐng)先的系統(tǒng)級驗證EDA解決方案提供商，芯華章受邀參展，將帶來完整的數(shù)字驗證全流程工具及客制化解決方案，與全球行業(yè)領(lǐng)袖、專家及產(chǎn)業(yè)上下游分享前沿技術(shù)。

分論壇一：數(shù)字邏輯設(shè)計與驗證領(lǐng)域

時間：9月18日

地點：武漢· 中國光谷科技會展中心

三層多功能廳1

演講主題

全流程數(shù)字驗證平臺，讓驗證更敏捷、簡單

演講嘉賓

楊曄

芯華章科技資深產(chǎn)品與業(yè)務(wù)規(guī)劃總監(jiān)

楊曄現(xiàn)任芯華章科技資深產(chǎn)品和業(yè)務(wù)規(guī)劃總監(jiān)、芯華章科技研究院研究部部長。

他在各類型 CPU 與DSP 相關(guān)領(lǐng)域擁有超過 20 年的經(jīng)驗，在系統(tǒng)級設(shè)計和片上系統(tǒng)（SoC）設(shè)計、仿真、優(yōu)化方面有著深刻的洞察，包括系統(tǒng)級處理器仿真與原型設(shè)計、操作系統(tǒng)內(nèi)核和驅(qū)動程序、異構(gòu)以及基于云端的AI芯片設(shè)計，憑借在軟硬件協(xié)同設(shè)計的豐富實戰(zhàn)經(jīng)驗將為EDA產(chǎn)品和市場帶來更多技術(shù)創(chuàng)新。

同時，楊曄在研究院負(fù)責(zé)牽頭制定重點課題方向開展前沿性、顛覆性探索，以更智能易用的下一代EDA 2.0為目標(biāo)，實現(xiàn)體系化布局并推動技術(shù)成果轉(zhuǎn)化。

IDAS設(shè)計自動化產(chǎn)業(yè)峰會作為IC行業(yè)最重要活動之一，云集國內(nèi)外1000+IC行業(yè)精英到場。活動聚焦產(chǎn)業(yè)風(fēng)向，洞察企業(yè)核心需求，共同探索半導(dǎo)體行業(yè)發(fā)展趨勢和技術(shù)要素，是產(chǎn)業(yè)最新成果展示與交流合作平臺，涵蓋了從器件和電路級到系統(tǒng)級、從模擬到數(shù)字設(shè)計以及制造等EDA相關(guān)話題。

成立三年來，如今芯華章500多名員工中的80%是高端研發(fā)人才，已申請專利159件，全部專注地投入在數(shù)字驗證領(lǐng)域，使芯華章在國內(nèi)率先建立了完整的數(shù)字驗證全流程工具平臺。

芯華章首席技術(shù)官傅勇表示，“以我們自己的進展來看，在芯華章專注的數(shù)字EDA驗證領(lǐng)域，卡脖子的手還放在這里，但是已經(jīng)卡不死了。”

近期，芯華章發(fā)布國內(nèi)首臺設(shè)計上支持超百億門大容量的硬件仿真系統(tǒng)——樺敏HuaEmuE1，可滿足150億門以上芯片應(yīng)用系統(tǒng)的驗證容量。

這是國內(nèi)第一臺設(shè)計上支持超百億門大容量的硬件仿真系統(tǒng)，獲得中國通信協(xié)會官方認(rèn)證，具有強大調(diào)試能力，支持提前進行軟硬件協(xié)同的系統(tǒng)級驗證，賦能高性能計算、AI、智能網(wǎng)聯(lián)汽車等應(yīng)用領(lǐng)域的開發(fā)工作。

對于EDA企業(yè)來說，需要正確地判斷行業(yè)的發(fā)展趨勢及市場需求，并以終為始，持續(xù)地進行前瞻性布局，才有可能帶來一次又一次技術(shù)創(chuàng)新和商業(yè)上的突破。

目前，芯華章已形成完整的數(shù)字驗證全流程工具平臺，并針對用戶實際驗證痛點，提供定制化的敏捷驗證解決方案，以差異化技術(shù)幫助用戶打造市場競爭優(yōu)勢。

GalalxSim Turbo

傳統(tǒng)的軟件仿真工具受限于仿真速度，不擅長處理系統(tǒng)級的大規(guī)模仿真驗證。芯華章GalalxSim Turbo實現(xiàn)多核、多服務(wù)器并行運算，可以實現(xiàn)1K-10KHz的復(fù)雜系統(tǒng)軟件仿真。

HuaPro P2E

當(dāng)前驗證流程中涉及跨工具切換問題，增加了驗證成本和時間。芯華章雙模硬件驗證系統(tǒng)HuaPro P2E，基于統(tǒng)一軟件平臺和硬件平臺，可以最大程度復(fù)用技術(shù)模塊和中間結(jié)果，使用統(tǒng)一用戶界面，實現(xiàn)原型驗證和硬件仿真無縫集成。

GalaxFV

傳統(tǒng)的形式化驗證工具受限于求解器等，一般不能支持大模塊的設(shè)計要求。芯華章打造穹瀚GalaxFV，借助更智能化的調(diào)度器、更多的求解器以及并行化的部署，大大增加算力跟收斂的速度，滿足大規(guī)模驗證需求。

Fusion Debug

芯華章昭曉Fusion Debug采用完全自研的高性能數(shù)字波形格式XEDB。該波形格式借助創(chuàng)新的數(shù)據(jù)格式和架構(gòu)，具備高性能、高容量、高波形壓縮比等特點，提供的高效編碼和壓縮方案，在實際測試中可以帶來比國際主流數(shù)字波形格式超8倍的壓縮率。與其它商業(yè)波形格式相比，XEDB的讀寫速度快至3倍，并支持分布式架構(gòu)，可充分利用多臺機器的物理資源來提升整體系統(tǒng)的性能，實測中表現(xiàn)出的波形寫入速度可以比單機模式提高5倍以上。

扎實完善產(chǎn)品布局的同時，芯華章立足自主研發(fā)，針對傳統(tǒng)驗證工具不兼容、數(shù)據(jù)碎片化問題，從底層架構(gòu)開始創(chuàng)新，打造具備平臺化、智能化、云化底層構(gòu)架的智V驗證平臺，提供統(tǒng)一的編譯系統(tǒng)、調(diào)試系統(tǒng)等數(shù)據(jù)底座，打通工具間融合壁壘，助力驗證效率提高。

對于國產(chǎn)EDA企業(yè)而言，新一代技術(shù)是國產(chǎn)EDA企業(yè)發(fā)展、趕超的關(guān)鍵機會。

芯華章不僅滿足于實現(xiàn)國產(chǎn)替代，也充分把握后發(fā)優(yōu)勢，利用人工智能、云原生等近年來興起的先進技術(shù)，不斷推進下一代EDA 2.0研究，帶動EDA從自動化向智能化發(fā)展，通過算法、架構(gòu)創(chuàng)新等，賦能系統(tǒng)級應(yīng)用，彌補芯片制程工藝落后帶來的影響，降低芯片供應(yīng)鏈風(fēng)險。

2021年芯華章在國內(nèi)率先發(fā)布《EDA 2.0白皮書》，2022年成立國內(nèi)首家EDA企業(yè)研究院，三年投入超億元，將實現(xiàn)EDA前沿技術(shù)的突破創(chuàng)新，切實落實到企業(yè)發(fā)展的經(jīng)營實踐中。

芯華章展位號

B2

大會議程與參與方式