為什么單片機內置時鐘源不經過pll也可以分頻?
單片機內置時鐘源不經過PLL也可以實現分頻,原因在于單片機內置時鐘源自帶分頻器,可以通過軟件設置分頻系數來控制內部時鐘頻率。
在單片機內部,通常會集成一個晶振或者振蕩器作為時鐘源,該時鐘源會被一個精密的計數器控制,并使用內部或者外部的分頻器將計數器的輸出頻率降低到所需的頻率水平。這種內置分頻器通常可以不依賴于PLL,就可以實現分頻工作。
在單片機內部的時鐘源中,一般會采用分頻器來控制時鐘頻率。分頻器就是將時鐘頻率按一個固定的比例進行除法運算,得到所需的時鐘頻率。分頻因子可以通過設定某個寄存器的值來實現。
比如,對于一個24 MHz的時鐘源,我們希望得到1 MHz的時鐘,就可以使用一個24分頻器來進行分頻,使得輸出頻率降低到1 MHz的水平。對于一些高速設備,可以通過連接多個分頻器來得到更低頻率的輸出。
總的來說,單片機內置時鐘源可以通過內部分頻器實現分頻,不需要自帶PLL。這種技術可以幫助開發人員在一定程度上簡化硬件設計,降低成本,提高可靠性。同時,還可以通過軟件簡單地控制分頻比例,適應不同的應用場景和需求。
-
單片機
+關注
關注
6056文章
44804瀏覽量
643719 -
pll
+關注
關注
6文章
838瀏覽量
135840 -
計數器
+關注
關注
32文章
2281瀏覽量
95771 -
時鐘源
+關注
關注
0文章
96瀏覽量
16180
發布評論請先 登錄
相關推薦
ADF5002 4GHz至18GHz 8分頻預分頻器技術手冊

AD9573 PCI-Express時鐘發生器IC,PLL內核,分頻器,兩路輸出技術手冊

AD9572光纖通道/以太網時鐘發生器IC,PLL內核,分頻器,7路時鐘輸出技術手冊

AD9550整數N分頻時鐘轉換器,適合有線通信應用技術手冊

AD9577帶雙路PLL、擴頻和余量微調功能的時鐘發生器技術手冊

PGA870可否不經過電容,直接連接至輸入端口?
CDC906可編程3-PLL時鐘合成器/乘法器/分頻器數據表

PLL1705/PLL1706雙通道PLL多時鐘發生器數據表

CDCE706可編程3-PLL時鐘合成器/乘法器/分頻器數據表

紫光同創——PLL IP 的使用(Logos2)
基于51單片機數字時鐘鬧鐘設計
基于51單片機時鐘溫度顯示設計
LVDS用法:LVDS RX 時鐘選擇 LVDS的PLL的復位信號的處理

評論