在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

為什么單片機內置時鐘源不經過pll也可以分頻?

工程師鄧生 ? 來源:未知 ? 作者:劉芹 ? 2023-09-02 15:12 ? 次閱讀

為什么單片機內置時鐘源不經過pll也可以分頻?

單片機內置時鐘源不經過PLL也可以實現分頻,原因在于單片機內置時鐘源自帶分頻器,可以通過軟件設置分頻系數來控制內部時鐘頻率。

在單片機內部,通常會集成一個晶振或者振蕩器作為時鐘源,該時鐘源會被一個精密的計數器控制,并使用內部或者外部的分頻器將計數器的輸出頻率降低到所需的頻率水平。這種內置分頻器通常可以不依賴于PLL,就可以實現分頻工作。

在單片機內部的時鐘源中,一般會采用分頻器來控制時鐘頻率。分頻器就是將時鐘頻率按一個固定的比例進行除法運算,得到所需的時鐘頻率。分頻因子可以通過設定某個寄存器的值來實現。

比如,對于一個24 MHz的時鐘源,我們希望得到1 MHz的時鐘,就可以使用一個24分頻器來進行分頻,使得輸出頻率降低到1 MHz的水平。對于一些高速設備,可以通過連接多個分頻器來得到更低頻率的輸出。

總的來說,單片機內置時鐘源可以通過內部分頻器實現分頻,不需要自帶PLL。這種技術可以幫助開發人員在一定程度上簡化硬件設計,降低成本,提高可靠性。同時,還可以通過軟件簡單地控制分頻比例,適應不同的應用場景和需求。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 單片機
    +關注

    關注

    6056

    文章

    44804

    瀏覽量

    643719
  • pll
    pll
    +關注

    關注

    6

    文章

    838

    瀏覽量

    135840
  • 計數器
    +關注

    關注

    32

    文章

    2281

    瀏覽量

    95771
  • 時鐘源
    +關注

    關注

    0

    文章

    96

    瀏覽量

    16180
收藏 人收藏

    評論

    相關推薦

    ADF5002 4GHz至18GHz 8分頻分頻器技術手冊

    ADF5002預分頻器是一款低噪聲、低功耗、固定RF分頻器模塊,可用來將高達18GHz的頻率分頻至適合輸入到 [ADF4156]或[ADF4106]等PLL IC的較低頻率。ADF50
    的頭像 發表于 04-16 15:46 ?101次閱讀
    ADF5002 4GHz至18GHz 8<b class='flag-5'>分頻</b>預<b class='flag-5'>分頻</b>器技術手冊

    AD9573 PCI-Express時鐘發生器IC,PLL內核,分頻器,兩路輸出技術手冊

    AD9573是一款高度集成的雙路輸出時鐘發生器 , 包括一個針對PCI-e應用而優化的片內PLL內核 。 整數N分頻PLL設計基于ADI公司成熟的高性能、低抖動頻率合成器系列 , 可實
    的頭像 發表于 04-11 09:51 ?100次閱讀
    AD9573 PCI-Express<b class='flag-5'>時鐘</b>發生器IC,<b class='flag-5'>PLL</b>內核,<b class='flag-5'>分頻</b>器,兩路輸出技術手冊

    AD9572光纖通道/以太網時鐘發生器IC,PLL內核,分頻器,7路時鐘輸出技術手冊

    AD9572是一款多輸出時鐘發生器,具有兩個片內PLL內核,針對包括以太網接口的光纖通道線路卡應用進行了優化。整數N分頻PLL設計基于ADI公司成熟的高性能、低抖動頻率合成器系列,可實
    的頭像 發表于 04-10 17:38 ?151次閱讀
    AD9572光纖通道/以太網<b class='flag-5'>時鐘</b>發生器IC,<b class='flag-5'>PLL</b>內核,<b class='flag-5'>分頻</b>器,7路<b class='flag-5'>時鐘</b>輸出技術手冊

    AD9550整數N分頻時鐘轉換器,適合有線通信應用技術手冊

    AD9550是一款基于鎖相環(PLL)的時鐘轉換器,針對有線通信和基站應用的需求而設計。它采用整數N分頻PLL來滿足相關的頻率轉換要求。REF輸入端支持單端輸入參考信號。 AD9
    的頭像 發表于 04-10 15:43 ?102次閱讀
    AD9550整數N<b class='flag-5'>分頻</b><b class='flag-5'>時鐘</b>轉換器,適合有線通信應用技術手冊

    AD9577帶雙路PLL、擴頻和余量微調功能的時鐘發生器技術手冊

    的網絡性能。PLL具有I^2^C 可編程輸出頻率和格式。小數N分頻PLL可支持擴頻時鐘功能,降低EMI輻射的峰值功率。兩個PLL均可支持頻率
    的頭像 發表于 04-10 15:29 ?117次閱讀
    AD9577帶雙路<b class='flag-5'>PLL</b>、擴頻和余量微調功能的<b class='flag-5'>時鐘</b>發生器技術手冊

    AD9576雙通道PLL、異步時鐘發生器技術手冊

    AD9576具有多路輸出時鐘發生器功能,內置兩個具有靈活頻率轉換功能的專用鎖相環(PLL)內核,經過優化可用作整個系統的穩定異步時鐘
    的頭像 發表于 04-09 18:14 ?152次閱讀
    AD9576雙通道<b class='flag-5'>PLL</b>、異步<b class='flag-5'>時鐘</b>發生器技術手冊

    音頻設備的PLL時鐘配置應用說明

    電子發燒友網站提供《音頻設備的PLL時鐘配置應用說明.pdf》資料免費下載
    發表于 09-14 10:38 ?0次下載
    音頻設備的<b class='flag-5'>PLL</b>和<b class='flag-5'>時鐘</b>配置應用說明

    PGA870可否不經過電容,直接連接至輸入端口?

    在芯片手冊上,PGA的所有輸入信號都是經過一個0.1uF的電容,我們現在使用的是32KHz信號,可否不經過電容,直接連接至輸入端口?
    發表于 09-13 07:17

    CDC906可編程3-PLL時鐘合成器/乘法器/分頻器數據表

    電子發燒友網站提供《CDC906可編程3-PLL時鐘合成器/乘法器/分頻器數據表.pdf》資料免費下載
    發表于 08-23 11:27 ?5次下載
    CDC906可編程3-<b class='flag-5'>PLL</b><b class='flag-5'>時鐘</b>合成器/乘法器/<b class='flag-5'>分頻</b>器數據表

    PLL1705/PLL1706雙通道PLL時鐘發生器數據表

    電子發燒友網站提供《PLL1705/PLL1706雙通道PLL時鐘發生器數據表.pdf》資料免費下載
    發表于 08-22 11:32 ?0次下載
    <b class='flag-5'>PLL</b>1705/<b class='flag-5'>PLL</b>1706雙通道<b class='flag-5'>PLL</b>多<b class='flag-5'>時鐘</b>發生器數據表

    CDCE706可編程3-PLL時鐘合成器/乘法器/分頻器數據表

    電子發燒友網站提供《CDCE706可編程3-PLL時鐘合成器/乘法器/分頻器數據表.pdf》資料免費下載
    發表于 08-22 09:16 ?0次下載
    CDCE706可編程3-<b class='flag-5'>PLL</b><b class='flag-5'>時鐘</b>合成器/乘法器/<b class='flag-5'>分頻</b>器數據表

    紫光同創——PLL IP 的使用(Logos2)

    的操作其實就是配置分頻系數和占空比,然后讀出,然后配置相位,然后讀出.反復操作,直到全部配置完成。 具體講解,大家可以看視頻講解部分,至于 VESA 時序將在應用篇講解,這里只是簡單演示動態配置
    發表于 08-15 17:41

    基于51單片機數字時鐘鬧鐘設計

    本資源內容概要:? ? ? ?這是基于51單片機數字時鐘鬧鐘設計包含了PDF版本電路圖、C語言程序源代碼(keil軟件打開)、proteus仿真。本資源適合人群:? ? ? 單片機愛好者、電子
    發表于 06-25 10:17 ?0次下載

    基于51單片機時鐘溫度顯示設計

    本資源內容概要:? ? ? ?這是基于51單片機時鐘溫度顯示設計包含了電路圖源文件(Altiumdesigner軟件打開)、C語言程序源代碼(keil軟件打開)、proteus仿真圖。本資源適合人群
    發表于 06-25 10:17 ?0次下載

    LVDS用法:LVDS RX 時鐘選擇 LVDS的PLL的復位信號的處理

    和slow_clk,這種主要是用于數據和時鐘的速率不是1:1,比如大家常見的1:7,1:8和1:10等,這時就要使用串化/解串器;如果時鐘和數據的速率比是1:1并且速率不高,可以考慮
    的頭像 發表于 06-18 11:35 ?5039次閱讀
    LVDS用法:LVDS RX <b class='flag-5'>時鐘</b>選擇 LVDS的<b class='flag-5'>PLL</b>的復位信號的處理
    主站蜘蛛池模板: 一级片黄色免费 | 久久香蕉国产线看观看亚洲片 | 色偷偷亚洲综合网亚洲 | 午夜在线免费观看视频 | 亚洲国产精品热久久2022 | 黑人黄色片 | 亚洲一区二区三 | 国产精品久久久久乳精品爆 | 日本特级视频 | 久久久久大香线焦 | 婷婷在线综合 | 亚洲精品自拍区在线观看 | 日本欧美一区二区三区免费不卡 | 好黄好猛好爽好痛的视频 | 免费观看一级特黄欧美大片 | 天天狠狠干 | 成人看的一级毛片 | 91啦视频在线 | 四虎精品成人a在线观看 | 国产成年美女毛片80s | 性欧美暴力猛交69hd | 国产成人一区二区三中文 | 欧美成人免费草草影院 | 成年香蕉大黄美女美女 | 日本三人交xxx69视频 | 日韩在线一区二区 | 成人网中文字幕色 | 506rr亚洲欧美 | 亚洲一区中文字幕在线观看 | 五月天婷婷在线免费观看 | 天天干天天舔天天射 | 男人女人真曰批视频播放 | 一区二区三区中文 | 好吊操免费视频 | 欧美一级色 | 国产大片91精品免费观看不卡 | 天天看天天爽天天摸天天添 | 国产成人精品免费视频大全可播放的 | 亚洲精品乱码久久久久久蜜桃图片 | 91啦视频在线 | 天天做天天爱天天爽天天综合 |