三星電子：2025年步入3D DRAM時代
三星電子近期于領先半導體行業會議 Memcon 2024上透露，公司將從2025年起步入3D DRAM階段。
據分析師預測，DRAM行業將于2030年前縮減工藝至10nm以下，然而當前的設計已無法在此基礎上進行延伸，故而業內開始尋求如3D DRAM等新型存儲器解決方案。
相關報告揭示，三星已展示出兩款頗具前景的3D DRAM技術——垂直通道晶體管及堆疊DRAM。前者通過改變信道方向，大幅縮小元件體積；后者則通過高密度陣列設計，在有限空間內提高存儲容量（單芯片高達100G）。
為保持競爭力，三星于今年初在美國硅谷建立了新的3D DRAM研發中心，以深化其在該領域的優勢地位。
有研究機構大膽預估，3D DRAM市場于2028年有望達到千億美元規模。
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
DRAM
+關注
關注
40文章
2332瀏覽量
183914 -
存儲器
+關注
關注
38文章
7530瀏覽量
164406 -
三星電子
+關注
關注
4文章
570瀏覽量
40715
發布評論請先 登錄
相關推薦
三星電子否認1b DRAM重新設計報道
DRAM內存產品面臨的良率和性能雙重挑戰，已決定在2024年底對現有的1b nm工藝進行改進，并從頭開始設計新版1b nm DRAM。然而，三星電子
三星2025年晶圓代工投資減半
近日，據最新報道，三星計劃在2025年大幅削減其晶圓代工部門的投資規模，設備投資預算將從2024年的10萬億韓元銳減至5萬億韓元，削減幅度高達50%。 此次投資削減主要集中在韓國的兩大
三星否認重新設計1b DRAM
問題，在2024年底決定在改進現有1b nm工藝的同時，從頭設計新版1b nm DRAM。 不過，三星通過相關媒體表示相關報道不準確。盡管三星否認了重新設計，但有業內人士透露，
三星1c nm DRAM開發良率里程碑延期
據韓媒MoneyToday報道，三星電子已將其1c nm(1-cyano nanometer)DRAM內存開發的良率里程碑時間從原定的2024年底推遲至
三星重啟1b nm DRAM設計，應對良率與性能挑戰
近日，據韓媒最新報道，三星電子在面對其12nm級DRAM內存產品的良率和性能雙重困境時，已于2024年底作出了重要決策。為了改善現狀，三星決
三星電子宣布重大結構調整
三星電子近日宣布了2025年度的重大組織與高管調整計劃。其中，存儲器業務將被調整為CEO直轄部門，這一調整意味著存儲器業務在三星
三星電子2025年重大組織及高管調整
三星電子近日宣布了2025年度的重大組織與高管結構調整計劃，以進一步推動公司的戰略轉型和業務發展。 其中，存儲器業務將調整為CEO直轄部門，
三星電子HBM3E商業化遇阻，或重新設計1a DRAM電路
近日，業界傳出三星電子HBM3E商業化進程遲緩的消息，據稱這一狀況或與HBM核心芯片DRAM有關。具體而言，1a DRAM的性能問題成為了
三星將于今年內推出3D HBM芯片封裝服務
近日，據韓國媒體報道，全球領先的半導體制造商三星即將在今年推出其高帶寬內存（HBM）的3D封裝服務。這一重大舉措是三星在2024年三星代工論
三星已成功開發16層3D DRAM芯片
在近日舉行的IEEE IMW 2024活動上，三星DRAM部門的執行副總裁Siwoo Lee宣布了一個重要里程碑：三星已與其他公司合作，成功研發出16層3D
三星電子研發16層3D DRAM芯片及垂直堆疊單元晶體管
在今年的IEEE IMW 2024活動中，三星DRAM業務的資深副總裁Lee指出，已有多家科技巨頭如三星成功制造出16層3D DRAM，其中
三星2025年后將首家進入3D DRAM內存時代
在Memcon 2024上，三星披露了兩款全新的3D DRAM內存技術——垂直通道晶體管和堆棧DRAM。垂直通道晶體管通過降低器件面積占用，實現性能提升；
三星電子推出首款36GB HBM3E 12H DRAM
三星電子近期研發的這款36GB HBM3E 12H DRAM確實在業界引起了廣泛關注。其宣稱的帶寬新紀錄，不僅展現了三星在半導體技術領域的持
三星電子成功發布其首款12層堆疊HBM3E DRAM—HBM3E 12H
2024年2月27日 - 三星電子今日宣布，公司成功發布其首款12層堆疊HBM3E DRAM——HBM3
工商網監
評論