先進半導(dǎo)體制造會議（Advanced Semiconductor Manufacturing Conference，ASMC）于2024年5月13日-16日，在美國奧爾巴尼舉行。本次會議吸引了諸多來自世界各地的半導(dǎo)體制造商、設(shè)備供應(yīng)商、材料供應(yīng)商、研究機構(gòu)和學(xué)術(shù)界的專業(yè)人士參與。

本屆ASMC聚焦人工智能，智能制造和可持續(xù)發(fā)展，廣立微（Semitronix）作為國內(nèi)企業(yè)的代表，在會議上做現(xiàn)場報告并發(fā)表會議署名文章。論文《Unsupervised Trace-SPC Anomaly Detection Solution Based on VAE Model》、《Fault Detection of Wafer Sensors Based on Representation Learning and Isolation Forest》均獲選為Oral Presentation，AI技術(shù)實力獲得全球頂尖學(xué)術(shù)會議認(rèn)可。

廣立微AI/ML技術(shù)迎來爆發(fā)式成長

半導(dǎo)體制造有著產(chǎn)業(yè)鏈長，生產(chǎn)步驟多，生產(chǎn)設(shè)備多，每一顆合格芯片的生產(chǎn)都是成百上千臺設(shè)備統(tǒng)一協(xié)作的結(jié)果。任何一臺設(shè)備參數(shù)的飄動都有可能影響到最后芯片的良率。如何有效監(jiān)控成百上千臺不同類型設(shè)備的異常越來越成為維持芯片高良率的關(guān)鍵。每次成功的監(jiān)控都能幫客戶避免損失，帶來良率的提高。

Trace-SPC是使用人工智能算法在大量的正常數(shù)據(jù)中準(zhǔn)確甄別出異常曲線的技術(shù)。在本次會議上，廣立微介紹了在Trace-SPC上的最新成果，提供了通用的、快速的異常曲線診斷方案，幫助客戶減少Equipment Downtime。

（左圖為異常的定義，用紅圈標(biāo)識，右圖為模型結(jié)構(gòu)圖）

同時廣立微不斷優(yōu)化深度學(xué)習(xí)模型，在無監(jiān)督異常檢測領(lǐng)域取得突破進展。學(xué)習(xí)模型對數(shù)據(jù)清洗、模型訓(xùn)練策略、異常判定規(guī)則和不同量綱數(shù)據(jù)等處理算法進行提升，可高效處理工業(yè)生產(chǎn)線上各類數(shù)據(jù)形態(tài)，實現(xiàn)對多種不同形態(tài)、不同尺度傳感器數(shù)據(jù)的異常檢測，協(xié)助客戶及時發(fā)現(xiàn)生產(chǎn)線上的各類異常情況。

目前廣立微異常檢測模型已成功部署于DE-FDC，具備覆蓋更為復(fù)雜數(shù)據(jù)場景的能力，并取得了更卓越的檢測效果。

廣立微深耕半導(dǎo)體智能制造領(lǐng)域，已經(jīng)形成以INF-AI為核心的智能解決方案，結(jié)合廣立微大數(shù)據(jù)分析平臺（DATAEXP），幫助客戶一站式解決半導(dǎo)體制造問題。其中，智能缺陷分類(Automatic Defect Classification，ADC)、晶圓圖缺陷模式分析（Wafer Pattern Analysis，WPA）、缺陷異常溯源等應(yīng)用，因其準(zhǔn)確性和可靠性，已在多個領(lǐng)先的半導(dǎo)體制造廠部署和使用，助力芯片良率提升。

未來，公司將繼續(xù)深化產(chǎn)學(xué)研合作和國際技術(shù)交流，大力推動人工智能，智能制造領(lǐng)域的技術(shù)創(chuàng)新和實踐探索，為發(fā)展新質(zhì)生產(chǎn)力不斷賦能！

關(guān)于ASMC

先進半導(dǎo)體制造會議（Advanced Semiconductor Manufacturing Conference，ASMC）是由國際半導(dǎo)體設(shè)備與材料協(xié)會（Semiconductor Equipment and Materials International，SEMI）主辦的專注于半導(dǎo)體制造技術(shù)和創(chuàng)新的重要會議。

關(guān)于我們

杭州廣立微電子股份有限公司（股票代碼：301095）是領(lǐng)先的集成電路EDA軟件與晶圓級電性測試設(shè)備供應(yīng)商，公司專注于芯片成品率提升和電性測試快速監(jiān)控技術(shù)，是國內(nèi)外多家大型集成電路制造與設(shè)計企業(yè)的重要合作伙伴。公司提供EDA軟件、電路IP、WAT電性測試設(shè)備以及與芯片成品率提升技術(shù)相結(jié)合的整套解決方案，在集成電路設(shè)計到量產(chǎn)的整個產(chǎn)品周期內(nèi)實現(xiàn)芯片性能、成品率、穩(wěn)定性的提升，成功案例覆蓋多個集成電路工藝節(jié)點。