產(chǎn)品簡述

MS4553S是一款雙向電平轉(zhuǎn)換器，可以用作混合電壓的數(shù)字信

號系統(tǒng)中。其使用兩個獨立構(gòu)架的電源供電，A端供電電壓范圍是

1.65V到5.5V，B端供電電壓范圍是2.3V到5.5V。可用在電壓為

1.8V、2.5V、3.3V和5V的信號轉(zhuǎn)換系統(tǒng)中。當OE端為低電平時，所

有IO端口為高阻態(tài)，降低了靜態(tài)功耗。當VCCA上電后，OE端內(nèi)部

集成了下拉電流源。為了確保在上電或下電過程中，端口保持高阻

特性，OE端應通過下拉電阻接地，下拉電阻的阻值由驅(qū)動電流源

的能力決定。

MS4553S采用SOT23-8封裝，工作溫度范圍是-40°C到+120°C。

主要特點

■無需方向控制信號

■數(shù)據(jù)速率：推拉模式為20Mbps，開漏模式為2Mbps

■A端電壓范圍1.65V到5.5V，B端電壓范圍是2.3V到5.5V(VCCA≤VCCB)

■VCC隔離：如果任何一個電源拉到地，則端口呈現(xiàn)高阻態(tài)

■支持掉電模式

應用

■ I 2C/SMBus（系統(tǒng)管理總線）

■ UART（通用異步收發(fā)傳輸器）

■ GPIO（通用輸入/輸出）

產(chǎn)品規(guī)格分類

管腳圖

如有需求請聯(lián)系——三亞微科技 王子文（16620966594）

管腳說明

內(nèi)部框圖

極限參數(shù)

芯片使用中，任何超過極限參數(shù)的應用方式會對器件造成永久的損壞，芯片長時間處于極限工作

狀態(tài)可能會影響器件的可靠性。極限參數(shù)只是由一系列極端測試得出，并不代表芯片可以正常工作在

此極限條件下。

推薦工作條件

VCCA=1.65V-5.5V，VCCB=2.3V-5.5V，在 TA=25。C 情況下的典型值，除非另有說明。

注：

1. VCCA必須小于等于 VCCB，且 VCCA不能超過 5.5V。

2. VCCI是與輸入端口相關(guān)聯(lián)的 VCC。VCCO是與輸出端口相關(guān)聯(lián)的 VCC。

電氣參數(shù)

VCCA=1.65V-5.5V，VCCB=2.3V-5.5V，在 TA=25。C 情況下的典型值，除非另有說明。

如有需求請聯(lián)系——三亞微科技 王子文（16620966594）

如有需求請聯(lián)系——三亞微科技 王子文（16620966594）

參數(shù)測試信息

注：1. CL包括探針和夾電容。

2. 波形 1 用于具有內(nèi)部條件的輸出，使輸出為低電平，除非輸出控制端關(guān)斷。波形 2 用于具有內(nèi)部條

件的輸出，使輸出為高電平，除非輸出控制端關(guān)斷。

3. 所有的輸入脈沖由具有以下特性的發(fā)生器提供：PRR≤10MHz， ZO=50Ω，dv/dt ≥1V/ns。

4. 輸出一次測量一次，每次測量都要轉(zhuǎn)換一次。

5. tPLZ、tPHZ與 tDIS相同。

6. tPZL、tPZH與 tEN相同。

7. tPLH、PHL與 tPD相同。

8. VCCI是與輸入端口相關(guān)聯(lián)的 VCC。

9. VCCO是與輸出端口相關(guān)聯(lián)的 VCC。

10. 所有參數(shù)和波形并不是適用于所有設(shè)備。

應用說明

MS4553S 可以用于橋接兩個不同的電壓節(jié)點，以成功連接電子系統(tǒng)中的邏輯門電平。它可以用在

點對點拓撲中，用于連接運行在不同接口電壓下的設(shè)備或系統(tǒng)中。它的主要目標是用開漏模式與 I/O

口進行數(shù)據(jù)連接，例如 I 2C 和 1-Wire，數(shù)據(jù)是雙向傳輸且不需要控制信號，也可以用推拉模式與 I/O 口

進行數(shù)據(jù)連接。

輸入驅(qū)動需求

信號的下降時間(tfA, tfB)取決于外部驅(qū)動器的輸出阻抗，且驅(qū)動器能夠驅(qū)動 MS4553S 的數(shù)據(jù) I/O

口。同樣的，tPHL和數(shù)據(jù)速率也取決于外部驅(qū)動器的輸出阻抗。tfA, tfB, tPHL的值和轉(zhuǎn)換速率定義為，

假設(shè)外部驅(qū)動器的輸出阻抗小于 50Ω 情況下的值。

上電

在運行期間，要保證 VCCA≤VCCB。在上電運行期間，每個電源的排序不會損壞設(shè)備，因此可以先提

升任意一個電源。

輸出負載注意事項

建議使用 PCB 布線長度小的 PCB 布局，以避免過大的電容負載并確保正確的單次觸發(fā)發(fā)生。PCB

信號線走線長度應保持足夠短，以使每次影射的往返延遲小于單次觸發(fā)持續(xù)時間。通過確保任何一次

影射都能在驅(qū)動器處看到一個低阻抗，從而改善信號完整性。設(shè)計的單次觸發(fā)周期保持在接近 30ns。

可以驅(qū)動的集總負載的最大電容也直接取決于單次持續(xù)時間。對于非常大的容性負載，單次觸發(fā)可以

在信號被完全驅(qū)動到正軌之前超時。通過對動態(tài)參數(shù) ICC、負載驅(qū)動能力和最大比特率之間的權(quán)衡，設(shè)

置單次觸發(fā)的持續(xù)時間為最佳狀態(tài)。從 MS4553S 的輸出，可以看到 PCB 走線長度和連接器都會使電容

增加，因此建議考慮使用集總負載電容，以避免重新單次觸發(fā)、總線競爭、輸出信號震蕩或其他不利

的系統(tǒng)級影響。

啟用和關(guān)斷

MS4553S 有一個 OE 輸入端口。當 OE 為低電平時，使器件關(guān)斷，所有 I/O 口在高阻狀態(tài)。只要

VCCA 通電，OE 就會存在一個內(nèi)部的下拉電流源。關(guān)斷時間(tDIS)表示 OE 變?yōu)榈碗娖胶洼敵鰹楦咦锠顟B(tài)

之間的延遲。啟用時間(tEN)表示必須在 OE 被提升為高電平后，用戶才允許單次觸發(fā)電路運行的時間。

I/O 口的上拉和下拉電阻

對于 VCCA，每一個 A 端口都有一個 10k? 的內(nèi)部上拉電阻；對于 VCCB，每一個 B 端口都有一個

10k? 的內(nèi)部上拉電阻。如果需要一個更小的上拉電阻，必須在 I/O 口到 VCCA 或 VCCB 之間，添加一個

外部電阻。然而，加上一個阻值更小的上拉電阻將會影響 VOL電平。當 OE 為低電平時，MS4553S 內(nèi)部

上拉電阻會被關(guān)斷。

典型應用圖

封裝外形圖

SOT23-8

——愛研究芯片的小王

審核編輯 黃宇