在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

封裝工藝中的晶圓級封裝技術

中科院半導體所 ? 來源:鮮棗課堂 ? 2025-05-14 10:32 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

文章來源:鮮棗課堂

原文作者:小棗君

本文介紹了先進封裝技術中的晶圓級封裝技術。

晶圓級封裝

我們看下一個先進封裝的關鍵概念——晶圓級封裝(Wafer Level Package,WLP)。

傳統封裝,是先切割晶圓,再封裝。

而晶圓級封裝的核心邏輯,是在晶圓上直接進行封裝,然后再切割,變成芯片。

wKgZO2gkAPWAYQ_EAAjEBU6uEIg235.png

舉個例子:傳統封裝,是先把大面團切成一塊塊,然后分別烘烤成蛋糕,分給大家吃。而晶圓級封裝,是先烤一個大蛋糕,然后切成一塊塊,分給大家吃。

從更廣泛的意義上講,任何在晶圓這一層級進行全部或部分加工的封裝,都可以被認為是晶圓級封裝。

晶圓級封裝出現于2000年左右,是半導體產業追求更高效率、更低成本的產物。

在晶圓上進行封裝過程,能夠帶來以下好處:

1、由于側面未涂覆封裝材料,因此封裝后的芯片尺寸較小。晶圓上,晶粒的密度更高,平均成本更低。

2、方便批量生產制造芯片,縮短工期,總體成本也比較低。

3、芯片設計和封裝設計可以統一考慮,提升設計效率,降低設計成本。

晶圓級封裝,可以分為:扇入型晶圓級封裝(Fan-In WLP)和扇出型晶圓級封裝(Fan-Out WLP)。

這里的“扇(Fan)”,指的是芯片的尺寸。

wKgZO2gkAPWAI4VDAAF7rKwhk9A706.png

我們分別來介紹。

· 扇入型WLP(FIWLP)

早期的WLP,多采用扇入型。扇入型的封裝布線、絕緣層以及錫球,都位于晶圓的頂部。封裝后的尺寸,和芯片尺寸是相同的。

wKgZPGgkAPWAHikTAADZh38R0kY511.png

芯片面積與封裝面積之比超過1:1.14的封裝,是CSP(芯片級封裝)。扇入型WLP都1:1了,顯然也屬于CSP。所以,由扇入型晶圓級封裝技術制成的封裝,也稱為晶圓級芯片級封裝(WLCSP)。

扇入型WLP,通常可以分為BOP(Bump On Pad,墊上凸點)和RDL(ReDistribution Layer,重布線層)兩種方式。

BOP封裝的結構非常簡單,Bump(凸點)直接構建在Al pad(鋁襯板)的上面。如果Bump的位置遠離Al pad,那么,就需要通過借助RDL技術,將Bump與Al pad進行連接。

wKgZPGgkAPWAWFlBAAFguK2-JAQ093.png

大名鼎鼎的RDL,終于出現了。

我們需要單開一節,專門介紹一下它。

· RDL

RDL的全稱,是ReDistribution Layer(重布線層)。

RDL是晶圓級封裝(WLP)的核心技術,也是后面2.5D/3D立體封裝的核心技術。在先進封裝里,它占有重要地位。

它是在晶粒下面的中介層上進行重新布線,實現I/O端口的重新布局。

wKgZO2gkAPaANUyKAAVz5dvQ5BY188.png

簡單來說,它就像我們平時看到的PCB電路板。只不過,真正的PCB板是在芯片的外面,把各個成品芯片和元器件連起來。

而RDL,是封裝內部的“PCB板”,方便了XY平面(橫向平面)的電氣延伸和互聯。它提升了封裝內部電氣連接的靈活性,能夠讓芯片內部布局更合理、更緊湊。

基于RDL,晶圓芯片上的“細間距”外圍陣列,可以變成“更大間距”陣列。

基于之前晶圓制造的文章,大家會發現,RDL很像晶粒內部的金屬連線(立交橋)。

wKgZPGgkAPaAPJ1FAARBDvVzSzM583.png

晶粒內的金屬沉積

是的,RDL的工藝,和晶圓制作流程中的“蓋樓”流程差不多(可以參考晶圓制作的那期),主要就是光刻、涂膠顯影、刻蝕、濺射沉積、電鍍銅等工藝。

RDL也屬于將晶圓制造(前道)工藝降維到封裝(后道)中使用。和凸點一樣,也是中道工序。

目前,主流的RDL工藝有兩種:

第一種,是基于感光高分子聚合物,并結合電鍍銅與刻蝕工藝實現。

wKgZPGgkAPWAYuZuAAIupaih8lg273.png

1、在晶圓表面涂覆一層聚合物薄膜,可選的聚合物材料包括光敏聚酰亞胺(PI)、苯并環丁烯(BCB)以及聚苯并惡唑(PBO)。這是為了增強芯片的鈍化層并起到應力緩沖的作用。

2、加熱固化后,使用光刻工藝在所需位置進行開孔,之后進行刻蝕。

3、通過物理氣相沉積工藝(PVD),濺射Ti(鈦)與Cu(銅),分別作為阻擋層與種子層。

4、再來一波光刻、刻蝕工藝,把RDL層的空間給挖出來。

5、通過電鍍Cu工藝,在暴露出的Ti/Cu層上制造第一層RDL。(注意,電鍍是將電解質溶液中的金屬離子還原為金屬并沉積在晶圓表面。)

6、去除掉光刻膠,并刻蝕掉多余的Ti/Cu。

7、涂覆第二層聚合物薄膜,使圓片表面平坦化并保護RDL層。

8、重復上述步驟,制作多層RDL結構。

另一種工藝,是采用Cu大馬士革工藝結合PECVD與CMP工藝實現。

wKgZPGgkAPWAatyCAAewxfvnazs861.png

大致流程:

1、先采用PECVD工藝,沉積SiO2或Si3N4,作為絕緣層。

2、利用光刻與反應離子刻蝕,在絕緣層上形成窗口。

3、分別濺射Ti/Cu的阻擋/種子層以及導體銅,和剛才工藝一樣。

4、采用CMP(化學機械研磨,之前介紹過的)工藝,將導體層減薄至所需厚度,形成了一層RDL或通孔層。

5、重復上述步驟,制作多層RDL結構。

wKgZO2gkAPWAW9QRAAZ0hm_V9Bk569.png

基于大馬士革工藝制作的多層RDL內部構架

第二種工藝需要采用CMP,制造成本比第一種高。在行業里,第一種用得比較多。

制作完RDL之后,是制作UBM(凸點下金屬層),工藝和RDL相似。

wKgZPGgkAPWAUWJoAAI3wClBW10045.png

制作完UBM之后,通過掩膜板準確定位焊膏和焊料球,并將其放置于UBM上。

隨后,進行回流,使焊料與UBM形成良好的浸潤結合,從而確保達到理想的焊接效果。

綜合以上步驟,扇入型WLP的大致工藝流程如下:

1、完成RDL布線,方便將I/O引出至方便焊接的位置。

2、對晶圓進行減薄加工。

3、在RDL層所連接的金屬焊盤上,進行植球。

4、對晶圓進行切割,得到獨立的芯片。

5、完成FT測試,出廠。

過去的20多年,扇入型WLP廣泛應用于移動、便攜式和消費類產品。特別是低I/O引腳數(≤200)、小芯片尺寸(≤ 6mm x 6 mm)、低成本、低端、薄型和大容量應用的半導體器件,使用這種封裝比較多。

· 扇出型WLP(FOWLP)

扇入型WLP雖然面積小,但是支持的I/O引腳數也少。隨著時間的推移,芯片的I/O引腳數逐漸增加,扇入型WLP無法滿足要求。于是,就有了扇出型WLP(FOWLP)。

wKgZO2gkAPWAAzEQAAsKVvQ-ZXM924.png

wKgZO2gkAPWAC9q_AAMzChMfVRM916.png

Fan-In WLP與Fan-Out WLP

扇出型WLP中,RDL可以向外延伸布線。這樣一來,封裝的面積大于晶粒的面積,I/O引腳數可以更多,引腳間距也寬松。

扇出型WLP如果符合CSP的尺寸比例要求,就是扇出型WLCSP。

wKgZPGgkAPaAZBRAAACiOHCYdjU367.jpg

扇出型WLP最早于2006年由英飛凌最先提出。他們在手機基帶芯片封裝中實現了量產,并將其命名為嵌入式晶圓級球柵陣列(eWLB)。

后來,扇出型WLP并沒有獲得什么關注。

直到2016年,臺積電基于FOWLP,推出了集成扇出型(InFO)封裝,并成功應用于蘋果公司iPhone 7系列手機的A10處理器(AP)中,才讓扇出型WLP獲得了整個行業的高度關注。

憑借該項技術,臺積電成功包攬了蘋果公司之后每一代手機的AP芯片制造和封裝訂單。

后來,FOWLP高速發展,衍生出多種變體,包括核心扇出(Core FO)、高密度扇出(High-Density FO)和超高密度扇出(Ultra High Density FO)等,可以應用于不同的需求場景。

wKgZO2gkAPaAUJxXAAFiwTXBUnU082.png

我們來看看FOWLP的工藝過程。

前面說WLP是先封裝,再切割。這句話其實不太適用于FOWLP。

FOWLP,是先切割,然后把芯片重新放置在人工載板上。接下來,再進行晶圓級封裝。封裝完,再次切割,變成最終的芯片。

wKgZO2gkAPWAUdHOAAIZLA1x08w477.png

Fan-Out WLCSP工藝流程

根據工藝過程,扇出式WLP可以分為芯片先裝(Die First)和芯片后裝(Die Last)。芯片先裝又分為面朝下(Face Down)、面朝上(Face Up)。

wKgZPGgkAPWAIV6yAAKOOExmGLo816.png

芯片先裝,簡單地說,就是先把芯片放上, 再做布線(RDL)。

芯片后裝,就是先做布線(RDL)。測試合格的單元,再把芯片放上去。

芯片后裝的優點,是可以提高合格芯片的利用率,以此提高成品率,降低成本。也有缺點,就是工藝相對復雜。

總結一下FOWLP的優點:

1、FOWLP是一種無載板(Substrate-less)的封裝方式,不需要封裝載板,更不用引線,可以大幅降低成本。

2、FOWLP沒有封裝載板,所以垂直高度更低,能夠提供額外的垂直空間,向上堆疊更多的元件。

3、FOWLP厚度較薄,縮短芯片與散熱片之間的距離,有利于散熱。

4、FOWLP可以將不同功能的芯片進行靈活集成,進而完成系統級封裝(SiP)。這是后摩爾時代非常重要的技術手段之一。

· 扇出面板級封裝(FOPLP)

提到FOWLP,就肯定要提一下最近幾年特別火的FOPLP。

FOPLP(扇出面板級封裝),是扇出型封裝的一種,也基于重新布線層(RDL)工藝。

它和FOWLP非常類似,最大的區別在于:FOPLP使用的載板,不是8寸/12寸的晶圓,而是方形的大尺寸面板。

wKgZPGgkAPaABt_KAAT-ZCSAWcA477.png

FOPLP具有以下優勢:

1、低成本。

FOPLP采用方形的大尺寸面板,不僅單片產出的芯片數量更多,而且面積利用率更高。根據國際權威研究機構Yole的數據,FOWLP技術面積使用率<85%,而FOPLP技術面積使用率>95%。

以600mmX600mm尺寸的面板為例,面積為12寸wafer carrier的5.1倍,單片產出數量大幅提升。

wKgZO2gkAPaALgoIAABzi15oXtI308.png

FOPLP可以大幅提高材料利用率和生產效率,進而降低生產成本。

例如,FOWLP采用旋轉涂布工藝,PI、PR等光敏材料(價格昂貴)的有效利用率只有20%。FOPLP采用狹縫涂布工藝,材料有效利用率達到85%以上。

2、高靈活性。

FOPLP的生產靈活性更高,適合大批量生產,生產周期更短。

例如,FOWLP封裝中,光罩的尺寸小,單次曝光面積有上限,需要通過拼接的方式曝光,效率低,良率低,影響產能。

而FOPLP封裝,單次曝光面積是FOWLP的4倍以上,效率高、良率高,大幅提升了產能。

3、優秀的熱管理。

通過優化封裝結構,以及選擇合適的材料,FOPLP可以有更好的散熱性能,降低芯片工作溫度,提高芯片的可靠性和壽命。

4、高集成度。

FOPLP在大面板上重新分布半導體芯片,能夠在單個封裝內集成多個芯片、無源元件和連接,可以實現更高的集成度,甚至更高的性能。

wKgZO2gkAPaAU1tVAACKKT20VT0278.png

集成更多功能模塊,可以減少封裝步驟和材料消耗,也能降低成本。

5、高電氣性能。

FOPLP具有更低的電感和電容效應,電氣性能出色。

wKgZPGgkAPaADPMvAADemhDhGY0426.jpg

wKgZPGgkAPWASaEuAAB1OgeuGo0430.jpg

圖片來自亞智科技

當然,FOPLP也有缺點,包括面板尺寸和組裝工藝未能標準化、封裝密度較低(與FOWLP相比),以及芯片翹曲問題等。

目前,FOPLP板級封裝憑借剛才提到的優點,在射頻芯片、電源芯片、高頻芯片、傳感器芯片等領域展現了非常不錯的應用前景。

另外值得一提的,是FOPLP所使用的玻璃載板材料。

FOPLP載板的面積大,所以,在生產和處理的過程中,容易出現翹曲等問題。

所以,相比于傳統的硅材料,FOPLP的載板材料主要是金屬、玻璃或其它高分子聚合物材料。在這些材料之中,玻璃在機械、物理、光學等性能上具有明顯的優勢,現在已經成為行業關注的焦點。

玻璃基板的表面比塑料(有機材料)基板更光滑。在同樣面積下,能夠開孔(下期會提到的通孔)的數量也比塑料基板多。這極大提升了芯片之間的互連密度,有利于實現更復雜的設計,更有效地利用空間。

在熱學性能、物理穩定度方面,玻璃基板也表現出色,不容易因為溫度高而發生翹曲或變形。

玻璃基板的電氣性能也突出,介電損耗更低,電氣連接更穩定、高效。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 晶圓級封裝
    +關注

    關注

    5

    文章

    41

    瀏覽量

    11658
  • 先進封裝
    +關注

    關注

    2

    文章

    472

    瀏覽量

    612

原文標題:一文看懂芯片的封裝工藝之晶圓級封裝

文章出處:【微信號:bdtdsj,微信公眾號:中科院半導體所】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    封裝的基本流程

    介紹了封裝的基本流程。本篇文章將側重介紹不同
    的頭像 發表于 11-08 09:20 ?1.1w次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b><b class='flag-5'>封裝</b>的基本流程

    HRP先進封裝替代傳統封裝技術研究(HRP先進封裝芯片)

    隨著封裝技術的不斷提升,眾多芯片設計及封測公司開始思考并嘗試采用
    的頭像 發表于 11-30 09:23 ?2994次閱讀
    HRP<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b>先進<b class='flag-5'>封裝</b>替代傳統<b class='flag-5'>封裝</b><b class='flag-5'>技術</b>研究(HRP<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b>先進<b class='flag-5'>封裝</b>芯片)

    什么是封裝

    `封裝(WLP)就是在其上已經有某些電路微結構(好比古董)的晶片(好比座墊)與另一塊經腐蝕帶有空腔的晶片(好比玻璃罩)用化學鍵結合在一起。在這些電路微結構體的上面就形成了一個帶有
    發表于 12-01 13:58

    凸起封裝工藝技術簡介

    。  隨著越來越多晶焊凸專業廠家將焊膏印刷工藝用于WLP封裝,批量壓印技術開始在半導體封裝領域中廣泛普及。然而,大型EMS企業也走進了WL
    發表于 12-01 14:33

    CSP貼裝工藝吸嘴的選擇

      CSP的裝配對貼裝壓力控制、貼裝精度及穩定性、照相機和影像處理技術、吸嘴的選擇、助焊劑應 用單元和供料器,以及板支撐及定位系統的要求類似倒裝晶片對設備的要求。WLCSP貼
    發表于 09-06 16:32

    封裝的方法是什么?

    封裝技術源自于倒裝芯片。
    發表于 03-06 09:02

    封裝有哪些優缺點?

    圖為一種典型的封裝結構示意圖。上的器件通過
    發表于 02-23 16:35

    新型封裝工藝介紹

    文章介紹了幾種新的封裝工藝,如新型封裝工藝OSmium
    發表于 12-29 15:34 ?83次下載

    什么是封裝

    在傳統封裝,是將成品切割成單個芯片,然后再進行黏合
    的頭像 發表于 04-06 15:24 ?1.1w次閱讀

    半導體后端工藝封裝工藝(上)

    封裝是指切割前的工藝
    的頭像 發表于 10-18 09:31 ?4002次閱讀
    半導體后端<b class='flag-5'>工藝</b>:<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b><b class='flag-5'>封裝工藝</b>(上)

    扇出型封裝技術的優勢分析

    扇出型封裝技術的優勢在于能夠利用高密度布線制造工藝,形成功率損耗更低、功能性更強的芯片
    發表于 10-25 15:16 ?1204次閱讀
    扇出型<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b><b class='flag-5'>封裝</b><b class='flag-5'>技術</b>的優勢分析

    HRP先進封裝替代傳統封裝技術研究

    近年來,隨著封裝技術的不斷提升,眾多芯片設計及封測公司開始思考并嘗試采用
    發表于 11-18 15:26 ?0次下載

    一文看懂封裝

    共讀好書 在本文中,我們將重點介紹半導體封裝的另一種主要方法——封裝(WLP)。本文將探討
    的頭像 發表于 03-05 08:42 ?2510次閱讀
    一文看懂<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b><b class='flag-5'>封裝</b>

    詳解不同封裝工藝流程

    在本系列第七篇文章,介紹了封裝的基本流程。本篇文章將側重介紹不同
    的頭像 發表于 08-21 15:10 ?2952次閱讀
    詳解不同<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b><b class='flag-5'>封裝</b>的<b class='flag-5'>工藝</b>流程

    深入探索:封裝Bump工藝的關鍵點

    隨著半導體技術的飛速發展,封裝(WLP)作為先進封裝
    的頭像 發表于 03-04 10:52 ?2026次閱讀
    深入探索:<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b><b class='flag-5'>封裝</b>Bump<b class='flag-5'>工藝</b>的關鍵點
    主站蜘蛛池模板: 欧美五月 | 综合天堂| 国产一区美女 | 久久精品亚洲 | 国产毛片久久久久久国产毛片 | 亚洲欧美日韩在线精品2021 | 女人被两根一起进3p在线观看 | 亚洲一区二区三区免费看 | 综合亚洲一区二区三区 | 资源视频在线观看 | 国产免费久久精品99久久 | 欧美精品一区二区三区视频 | 韩日毛片 | 色骚网 | 久久综合欧美成人 | 成年美女 | 一级做a爱免费观看视频 | 久草资源网站 | 久久精品人人做人人看 | 天天做天天爱天天综合网2021 | 狠狠五月深爱婷婷网 | 91大神精品全国在线观看 | 中文字幕一区二区三区在线播放 | 好吊色7777sao在线视频观看 | 波多野结衣在线免费视频 | 亚洲区| 精品一精品国产一级毛片 | 日韩毛片一级 | 老司机51精品视频在线观看 | 色播五月激情五月 | 色无五月| 色天天天天 | 黄色在线观看网址 | 青草99| 国产欧美一级片 | 就去色综合 | 亚洲综合在线最大成人 | 免费大片黄在线观看日本 | а中文在线天堂 | 久久国产视频网站 | 天天综合亚洲 |