本文為大家?guī)?lái)五種三人表決器電路設(shè)計(jì)方案，包括兩款仿真電路及程序分析，三款邏輯電路設(shè)計(jì)的原理詳解。

三人表決器電路設(shè)計(jì)方案一：VHDl的三人表決器電路設(shè)計(jì)

三人表決電路中，當(dāng)表決某提案時(shí)，多數(shù)人同意，則提案通過(guò)，同時(shí)有一個(gè)人具有否決權(quán)，若全票否決，也給出顯示。設(shè)輸入為A，B，C，且A具有否決權(quán)，同意用1表示，不同意用0表示，輸出X為1時(shí)表示提案通過(guò)，Y為1時(shí)表示提案全票否決，真值表如下：

多路選擇器實(shí)驗(yàn)中，2選1多路選擇器能在選擇信號(hào)的控制下，從2路輸入信號(hào)中選擇其中的一路數(shù)據(jù)，送到輸出口，真值表如下：

程序設(shè)計(jì)

原理圖

引腳鎖定

ABC［0］接鍵1，引腳號(hào)為pin233，ABC［1］接鍵2，引腳號(hào)為pin234，ABC［2］接鍵3，引腳號(hào)為pin235，CLK接clock0，引腳號(hào)為pin28，表決結(jié)果X接發(fā)光管D1，引腳號(hào)為pin1，Y接揚(yáng)聲器，引腳號(hào)pin174

仿真

設(shè)置整個(gè)仿真域的時(shí)間為1us，ABC的周期為100ns，CLK的周期為25ns，仿真波形如下

由仿真波形圖看出， 如果A為0，X一定為0，同時(shí)ABC多數(shù)為1時(shí)，X為1，并且當(dāng)ABC三個(gè)都為0時(shí)，Y為1，符合三人表決電路要求。

三人表決器電路設(shè)計(jì)方案二：基于74LS00的三人表決器電路設(shè)計(jì)

我們用發(fā)光二極管的狀態(tài)來(lái)表示表決結(jié)果通過(guò)與否，當(dāng)發(fā)光二級(jí)管點(diǎn)亮表示表決結(jié)果通過(guò)，熄滅表示表決結(jié)果不通過(guò)。三人A、B、C的表決情況用按鈕來(lái)實(shí)現(xiàn)，按下按鈕表示同意，不按表示不同意。

根據(jù)上述說(shuō)明，結(jié)合前面的邏輯電路，可得到三人表決器的原理圖為：

三人表決器電路設(shè)計(jì)方案三：74ls138和74ls20設(shè)計(jì)的三人表決器設(shè)計(jì)

詳細(xì)電路設(shè)計(jì)方案：74ls138和74ls20設(shè)計(jì)的三人表決器

三人表決器主要由一個(gè)3-8位譯碼器（74LS138）和2個(gè)4輸入與非門（74LS20）組成。通過(guò)三個(gè)按鈕接受用戶輸入。按鈕按下表示同意，不按下表是否決，當(dāng)沒(méi)有人按下按鈕時(shí)，或只有一個(gè)人按下按鈕時(shí)，例如，S1按下，而S2和S0未按下，則紅燈亮，綠燈滅，蜂鳴器無(wú)聲音，表示否決，當(dāng)有兩個(gè)人及以上的人按下按鈕后，例如，S1和S2按下，則紅燈滅，綠燈亮，蜂鳴器發(fā)音，表示通過(guò)。運(yùn)用74LS138譯碼器和四輸入與非門74LS20實(shí)現(xiàn)該邏輯功能。