觸發(fā)器是數(shù)字電路的基本邏輯單元之一，也是構成各種時序電路的最基本邏輯單元。

文中給出了基于JK觸發(fā)器來設計十二歸一計數(shù)器的設計和實現(xiàn)方法，并通過EWB軟件進行了仿真。

O 引言
??? 在現(xiàn)實生活中，任意進制的歸一應用都十分廣泛。觸發(fā)器是數(shù)字電路中的基本邏輯器件，本文給出了用JK觸發(fā)器設計實現(xiàn)十二歸一計數(shù)器的設計方法，該方法也可以擴展到設計實現(xiàn)任意進制的計數(shù)器。

1 計數(shù)器的基本原理
??? 根據(jù)12歸l計數(shù)器的設計要求，可利用4個JK觸發(fā)器來實現(xiàn)12歸1計數(shù)器，其JK觸發(fā)器的功能表如表1所列，計數(shù)狀態(tài)表如表2所列。

??? 12歸1計數(shù)器通常有兩種功能，即計數(shù)和置1，通過分析JK觸發(fā)器的功能表和計數(shù)器狀態(tài)表，可以看到，要實現(xiàn)計數(shù)，也有兩種方法，即同步計數(shù)和異步計數(shù)；而要實現(xiàn)置1，同樣也有兩種方法，即利用JK觸發(fā)器的端異步置1和直接利用J、K端同步置1。

2 異步計數(shù)／異步置1法的設計
??? 異步時序電路是指無統(tǒng)一CP，輸入時鐘脈沖只作用于最低位觸發(fā)器，各觸發(fā)器間串行連接，即狀態(tài)更新逐級進行的一種計數(shù)器電路。圖1所示就是一種異步計數(shù)器的電路圖。

3 同步計數(shù)／異步置1法的設計
??? 所謂同步時序計數(shù)器，是指有統(tǒng)一的CP、狀態(tài)更新與CP同步、而且共用的信號源。分析12歸1的狀態(tài)表，可以看出：當?shù)臀蝗孔優(yōu)?時，高位進位。而將JK觸發(fā)器的、端置1，即為異步置l，其所設計的同步計數(shù)器電路如圖2所示。

4 同步計數(shù)／同步置1法的設計
??? 這種方法的計數(shù)器的狀態(tài)由JK觸發(fā)器的J、K端直接決定。可根據(jù)計數(shù)狀態(tài)表得出J3驅動方程的卡偌圖，具體如圖3所示。

??? 根據(jù)圖3所示的卡偌圖，可得出如下方程：

????
??? 根據(jù)上述計數(shù)方程，再利用邏輯門電路，就可以設計出如圖4所示的電路，從而實現(xiàn)十二歸一計數(shù)器。

5 結束語
??? 同步時序電路和異步時序電路設計的不同之處在于其進位時，同步時序電路由于有統(tǒng)一的時鐘脈沖，故其進位時刻為低位全部變?yōu)?的時候；而異步時序電路進位時，則依靠低一位由l變到0時向高位提供觸發(fā)脈沖而使高位改變狀態(tài)，所以，它的高位時鐘端接在低一位的輸出端。
??? 同步置1和異步置1的不同之處在于：同步置l要等到脈沖到來時才能翻轉，所以，它在計數(shù)到12時就可以翻轉；而異步置1時，只要滿足條件就可以置1，所以，它們的置1時刻是計數(shù)到13的時候翻轉。
??? JK觸發(fā)器是數(shù)字電路的基本邏輯記憶單元，利用該觸發(fā)器可以實現(xiàn)12歸1的方法，同時也可以更加深入的理解其功能及同步與異步的區(qū)別。