ADRV9009 集成式雙射頻發(fā)射器、接收器和觀察接收器

數(shù)據(jù)： ADRV9009產(chǎn)品技術(shù)英文資料手冊

優(yōu)勢和特點

雙發(fā)射器
雙接收器
雙輸入共享觀察接收器
最大接收器帶寬：200 MHz
最大可調(diào)諧發(fā)射器合成帶寬：450 MHz
最大觀察接收器帶寬：450 MHz
全集成的小數(shù) N 射頻合成器
全集成的時鐘合成器
適用于射頻 LO 和基帶時鐘的多芯片相位同步
JESD204B 數(shù)據(jù)路徑接口
調(diào)諧范圍：75 MHz 至 6000 MHz

產(chǎn)品詳情

ADRV9009 是一款高度集成的射頻 (RF) 捷變收發(fā)器，提供雙通道發(fā)射器和接收器、集成式合成器和數(shù)字信號處理功能。此 IC 可實現(xiàn) 3G 和 4G 宏蜂窩 TDD 基站應(yīng)用所需的多種高性能低功耗組合。

接收路徑包括兩個具有一流動態(tài)范圍的獨立式寬帶寬直接轉(zhuǎn)換接收器。該器件還支持寬帶寬分時觀察路徑接收器，供在 TDD 應(yīng)用中使用。完整的接收子系統(tǒng)包括自動和手動衰減控制、直流失調(diào)矯正、正交誤差校正 (QEC) 以及數(shù)字濾波，因此數(shù)字基帶中不再需要這些功能。還集成了多種適用于 PA 和射頻前端控制的輔助功能，例如 ADC、DAC 和 GPIO。

除了自主 AGC 外，它還具有靈活的外部增益控制模式，可在動態(tài)設(shè)置系統(tǒng)級增益的過程中實現(xiàn)出色的靈活性。

接收的信號通過一組四個高動態(tài)范圍連續(xù)時間 Σ-Δ ADC 進行數(shù)字化處理，這些 ADC 具有固有的抗混疊特性。直接轉(zhuǎn)換架構(gòu)不受帶外鏡像混合影響，由于不存在混疊，因而與傳統(tǒng) IF 接收器相比，放寬了 RF 濾波器的要求。

發(fā)射器采用一種創(chuàng)新的直接轉(zhuǎn)換調(diào)制器，可以實現(xiàn)高調(diào)制精度和極低的噪聲。

觀察路徑包括一個具有一流動態(tài)范圍的寬帶寬直接轉(zhuǎn)換接收器。

發(fā)射器采用一種創(chuàng)新的直接轉(zhuǎn)換調(diào)制器，可以實現(xiàn)高調(diào)制精度和極低的噪聲。

完全集成的鎖相環(huán) (PLL) 為發(fā)射器和接收器信號路徑提供高性能、低功耗分數(shù) N 射頻合成。另有一個合成器生成轉(zhuǎn)換器、數(shù)字電路和串行接口所需的時鐘。已采取特別預防措施以提供高性能基站應(yīng)用所要求的隔離。集成了所有壓控振蕩器 (VCO) 和環(huán)路濾波器元件。

高速 JESD204B 接口支持高達 12.288 Gbps 的線速，因此在最寬帶寬模式下，每個發(fā)射器有兩個線路，每個接收器有一個線路。此接口還支持適用于較低帶寬的交錯模式，因而將高速數(shù)據(jù)接口總線數(shù)減少到了一個。支持固定和浮點數(shù)據(jù)格式。浮點格式可使內(nèi)部 AGC 對解調(diào)器器件不可見。有關(guān)該格式的詳細信息，請參閱器件用戶指南。

ADRV9009 的內(nèi)核可以直接由 1.3 V 和 1.8 V 穩(wěn)壓器供電，并通過標準 4 線串行端口進行控制。包括了全面的節(jié)電模式，以便在正常使用過程中最大限度地減小功耗。ADRV9009 采用 12 mm × 12 mm、196 球芯片級球柵陣列 (CSP_BGA) 封裝。