在FPGA 上設計一個高性能、靈活的、面積小的通信體系結構是一項巨大的挑戰。大多數基于FPGA 的片上網絡都是運行在一個單一時鐘下。隨著FPGA 技術的發展，Xilinx 公司推出了Virtex-4 平臺
2011-10-21 16:13:51
1270 
針對不同類型的器件，Xilinx公司提供的全局時鐘網絡在數量、性能等方面略有區別，下面以Virtex-4系列芯片為例，簡單介紹FPGA全局時鐘網絡結構。
2013-11-28 18:49:0012149 
本文主要介紹Xilinx FPGA的GTx的參考時鐘。下面就從參考時鐘的模式、參考時鐘的選擇等方面進行介紹。 參考時鐘的模式 參考時鐘可以配置為輸入模式也可以是輸出模式，但是在運行期間不能切換。作為
2020-11-14 11:39:1513866 
，其中PMA子層包含高速串并轉換(Serdes)、預/后加重、接收均衡、時鐘發生器及時鐘恢復等電路。PCS子層包含8B/10B編解碼、緩沖區、通道綁定和時鐘修正等電路。對于GTX的發送端來說，結構如圖
2020-11-20 11:27:395566 
最大的收發器數量。 圖1 Xilinx的7系列FPGA隨著集成度的提高，其高速串行收發器不再獨占一個單獨的參考時鐘，而是以Quad來對串行高速收發器進行分組，四個串行高速收發器和一個COMMOM（QPLL）組成一個Quad，每一個串行高速收發器稱為一個Channel，以XC7K325T為例，GTX在F
2020-11-20 12:08:1517712 
本文介紹Xilinx GT的一些概念，對GT沒有概念但是有時間的童鞋推薦先看一下此文（Xilinx 7系列FPGA 高速收發器GTX/GTH的一些基本概念），補充一些基礎概念。 隨著高速數據傳輸
2020-12-15 15:54:098902 作者：Hello，Panda 這次分享一個在Xilinx FPGA實現MIPI DPHY接口的案例（包括CIS協議層）。截止目前為止，Xilinx僅在Ultrascale+及其以上版本的FPGA
2021-01-28 14:11:4111921 
7系列FPGA擁有豐富的時鐘資源。各種緩沖器類型、時鐘輸入管腳和時鐘連接，可以滿足許多不同的應用需求。選擇合適的時鐘資源可以改善布線、性能和一般FPGA資源利用率。BUFGCTRL（最常用作BUFG
2022-07-22 09:40:252475 7系列FPGA時鐘資源通過專用的全局和區域I/O和時鐘資源管理符合復雜和簡單的時鐘要求。時鐘管理塊（CMT）提供時鐘頻率合成、減少偏移和抖動過濾等功能。非時鐘資源，如本地布線，不推薦用于時鐘功能。
2022-07-28 09:07:341276 FPGA收發器GTX/GTH參考時鐘接口提供兩種連接方式：LVDS（如圖1所示）和LVPECL（如圖2所示）。我們在選擇晶振時，至少要支持其中一種接口輸出電平標準。圖2所示的電阻值為一般推薦值，實際
2022-08-09 12:28:241703 Xilinx FPGA的組成部分 本文是以Xilinx Kintex UltraScale+ 系列為參考所寫，其他系列有所不同，可以參考相應的user guide文檔。 Xilinx家的FPGA有這
2022-12-27 15:54:521788 鎖相環基本上是每一個fpga工程必不可少的模塊，之前文檔xilinx 7 系列FPGA時鐘資源對xilinx fpga的底層時鐘資源做過說明，但是對于fpga的應用來說，使用Clocking Wizard IP時十分方便的。
2023-06-12 17:42:032883 
上文XILINX FPGA IP之Clocking Wizard詳解說到時鐘IP的支持動態重配的，本節介紹通過DRP進行MMCM PLL的重新配置。
2023-06-12 18:24:035528 
。Xilinx FPGA7系列分為全局時鐘(Global clock)和局部時鐘(Regional clock)資源。目前，大型設計一般推薦使用同步時序電路。同步時序電路基于時鐘觸發沿設計，對時鐘的周期
2023-07-24 11:07:04655 
通過上一篇文章“時鐘管理技術”，我們了解Xilinx 7系列FPGA主要有全局時鐘、區域時鐘、時鐘管理塊（CMT）。 通過以上時鐘資源的結合，Xilinx 7系列FPGA可實現高性能和可靠的時鐘分配
2023-08-31 10:44:311032 
基于Xilinx FPGA V6 XC6VHX255T芯片的高速萬兆網絡光纖switch 平臺一、板卡概述 本系統基于最先進的FPGA技術，構建一個高速數據傳輸驗證系統，采用XilinxFPGA
2014-06-05 10:31:27
，FPGA上的全局時鐘管腳用完了就出現不夠用的情況。FPGA全局時鐘約束(Xilinx版本)[hide][/hide]
2012-02-29 09:46:00
GTX、GTH等具體是什么就不多介紹了，網上有很多。寫這個的目的，就是當收到FPGA板卡后，要判斷本板的高速串行總線是否能夠應用，那就需要做基本的功能測試。我們可以用xilinx提供的ibert進行
2021-07-02 08:00:00
課程以實際項目為背景，詳細介紹XILINX 7系列FPGA硬件設計，項目案例板卡標準呢PCIE卡，FPGA采用Xilinx的XC7A100T-2FGG676I系列FPGA，具有超微體積、低功耗的特點
2021-11-17 23:12:06
本本將從常見的XILINX FPGA和Altera 兩家FPGA的電源供電作如下介紹：XILINX FPGA：FPGA（FPGA
2021-12-28 06:38:44
引言： 我們在進行FPGA原理圖和PCB設計時，都會涉及到FPGA芯片管腳定義和封裝相關信息，本文就Xilinx 7系列FPGA給出相關參考，給FPGA硬件開發人員提供使用。通過本文，可以了解到
2021-05-28 09:23:25
Xilinx FPGA配置clocking時鐘動態相位輸出
2019-08-05 11:35:39
`Xilinx FPGA無痛入門，海量教程免費下載 無私的特權同學為您送上85個課時的文檔教程，35個經典例程，百度網盤可以免費下載：http://pan.baidu.com/s/1jGjAhEm
2015-07-22 11:49:20
我正在研究一種我喜歡Xilinx EVB KC705的設計。我嘗試使用LPC FMC連接。 LPC中的GTX處于四通道117，而與LPC連接的ref時鐘是四通道116 ref clock 1
2019-04-04 19:14:55
，這沒有意義。在Xilinx的Aurora示例設計中，Xdc文件不限制GTX的引腳位置，但在綜合和實現之后，反射時鐘在右引腳中分配沒有問題。所以我很困惑為什么我的設計無法正常工作。我想知道之前
2019-03-01 09:18:11
您好，我正在使用Plan Ahead 14.7和Virtex6 xc6vlx240tff1759-2目標FPGA。我的設備中有一個PCIe內核，它使用了FPGA中可用的24個GTX通道。我有5個通信
2020-06-17 07:46:51
你好，xilinx工程師2位文件可以一起下載到FPGA嗎？這樣做的目的是使用FMC板上的GTX。我希望將KC705的晶振時鐘映射為FMC子板的refclk。所以我有2位文件：一個是IBERT，另一個
2019-04-10 10:44:04
引言：本文我們介紹Xilinx 7系列FPGA收發器硬件設計主要注意的一些問題，指導硬件設計人員進行原理圖及PCB設計。本文介紹以下內容：GTX/GTH收發器管腳概述GTX/GTH收發器時鐘
2021-11-11 07:42:37
我使用的是Xilinx的V5 FXT70T的開發板，用ISE生成的GTX，使用光纖模塊實現在自發自收，但是在光纖模塊（SFP）沒有連接的情況下利用chipscope可以觀察到有一路輸出（與輸入一致
2014-01-26 17:12:15
利用 IBERT 進行 GTX 信號眼圖測試8.5.4.1 概述Vivado中提供了1種IBERT工具用于對Xilinx FPGA芯片的高速串行收發器進行板級硬件測試。通過IBERT我們可...
2021-07-20 07:28:23
一、概述
IBERT（集成誤碼率測試儀）是xilinx為7系列FPGA GTX收發器設計的，用于評估和監控GTX收發器。IBERT包括在FPGA邏輯中實現的模式生成器和檢查器，以及對端口的訪問
2023-06-21 11:23:12
Xilinx FPGA上的JESD204B發送器和接收器框圖。發送器/接收器通道實現加擾和鏈路層；8B/10B編碼器/解碼器和物理層在GTP/GTX/GTHGbit 收發器中實現。圖4. 使用Xilinx
2018-10-16 06:02:44
基于Xilinx Kintex-7 FPGA K7 XC7K325T PCIeX8 四路光纖卡1. 板卡概述 板卡主芯片采用Xilinx公司的XC7K325T-2FFG900 FPGA
2015-01-28 15:48:55
你好，我在兩個通過串行背板連接的Virtex 6 FPGA中實現了一個簡單的4通道Aurora 8b / 10b內核。每個磁貼的專用GTX時鐘是固定的 - 在FPGA0上為312.5Mhz，在
2020-06-18 10:21:39
你好！我試圖在xc7k355t FPGA中實例化20個GTX收發器。所有20 GTX的核心配置都相同。在實施階段發生以下錯誤：[放置30-640]放置檢查：此設計需要比目標設備中更多
2020-08-20 13:39:54
Xilinx的FPGA、SoC、MPSoC、RFSoC和ACAP產品介紹使用Xilinx的FPGA、SoC和ACAP進行設計和開發
2021-01-22 06:38:47
大家好 我正在嘗試在FPGA V6之間建立通信鏈接。我正在關注“LogiCORE IP Virtex-6FPGA GTX收發器向導v1.9”文檔。在測試示例中使用PCIeconnectors但我想
2020-05-19 07:35:21
本人從事FPGA研發工作多年，具有豐富的FPGA開發經驗,，現尋這方面的兼職，可通過QQ：1196914075詳談；自我簡單介紹：1. 對于xilinx和altera的FPGA芯片都比較了解；2.
2016-07-02 15:31:38
本帖最后由 scratdqy 于 2015-8-17 11:06 編輯
向各位大神求助GTX問題！！用xilinx的Vivado中的7 Series FPGAs Transceivers
2015-07-28 18:54:12
已經檢查過，我有正確的引腳從pcie插槽中點擊100M refclk。我的問題 - 1）用于FPGA的xilinx gtx phy是否支持SSC時鐘？2）如果我在主機端啟用或取消了SSC時鐘，那么我
2019-04-01 13:22:15
XILINX應用程序，7系列FPGA收發器向導（2.5版）。核心配置如下： - 協議：XAUI - TX / RX線路速率= 3.125Gbps - TX / RX參考時鐘= 125MHz
2020-07-19 09:01:44
生成了一個TX唯一的Aurora 8b10b內核（GTP），為Virtex7生成了一個僅限RX的Aurora 8b10b內核（GTX）。我的參考時鐘是125MHz，而我的DRP / INIT時鐘都是
2020-07-31 11:27:52
親關于如何使用GTX生成PIPE接口PCIE PHY的以下主題，有沒有人有答案？https://forums.xilinx.com/t5/7-Series-FPGA
2020-05-04 09:05:44
大家好，我使用IP CORE向導生成了兩個GTX收發器。GTX0的線速為3.0 Gbps，參考時鐘為375.0 MHz。GTX1的線速為1.5 Gbps，參考時鐘為375.0 Mhz，盡管我也試過
2020-06-19 09:03:42
Virtex-6 FPGA GTX收發 User Guide:This document shows how to use the GTX transceivers in Virtex®
2009-12-31 17:05:28
25 十分鐘學會Xilinx FPGA 設計
Xilinx FPGA設計基礎系統地介紹了Xilinx公司FPGA的結構特點和相關開發軟件的使用方法，詳細描述了VHDL語言的語法和設計方法，并深入討
2010-03-15 15:09:08177 本書系統地論述了Xilinx FPGA開發方法、開發工具、實際案例及開發技巧，內容涵蓋Xilinx器件概述、Verilog HDL開發基礎與進階、Xilinx FPGA電路原理與系統設計
2012-07-31 16:20:4211268 
本文是關于 xilinx公司的7系列FPGA應用指南。xilinx公司的7系列FPGA包括3個子系列，Artix-7、 Kintex-7和Virtex-7。本資料就是對這3各系列芯片的介紹。 下表是xilinx公司的7系列FPGA芯片容量對比表
2012-08-07 17:22:55201 如果您希望進一步了解本公司 FPGA 如何在豐富多樣的應用中獲得用武之地，建議查閱下列手冊。 XAPP1065：Spartan-6 FPGA 擴頻時鐘生成 http :/ /www.xilinx.com/support/documentat ion/application_notes/xap
2012-08-14 17:24:1395 DLL在_FPGA時鐘設計中的應用，主要說明DLL的原理，在Xilinx FPGA中是怎么實現的。
2015-10-28 14:25:421 Xilinx FPGA設計進階(提高篇)
有需要的下來看看
2015-12-29 15:45:4812 Xilinx FPGA系列入門教程（二）——Xilinx FPAG開發環境的配置
2016-01-18 15:30:2032 Xilinx FPGA系列入門教程（一）——如何搭建Xilinx FPGA開發環境
2016-01-18 15:30:3245 當Xilinx 7Series FPGA中，存在3種主要的時鐘網絡：BUFG，BUFR，BUFIO以及他們所衍生出的各種變種。那么他們有什么主要特點和區別呢？ BUFIO是IO時鐘網絡，顧名思義
2017-02-08 05:31:402048 
談到數字邏輯，談到FPGA設計，每位工程師都離不開時鐘。這里我們簡單介紹一下xilinx 7 系列中的時鐘資源。時鐘設計的好壞，直接影響到布局布線時間、timing的收斂情況，FPGA的時鐘
2017-02-08 05:33:31561 
1. Xilinx 時鐘資源 xilinx 時鐘資源分為兩種：全局時鐘和第二全局時鐘。 1. 全局時鐘資源 Xilinx 全局時鐘采用全銅工藝實現，并設計了專用時鐘緩沖與驅動結構，可以到達芯片內部
2017-02-09 08:43:411315 bstract： This reference design enables a complete solution for powering Xilinx Virtex-6 FPGA GTX
2017-04-05 10:15:5717 文檔內容包含基于Xilinx FPGA的開發板代碼及原路圖，供網友參考。
2017-09-01 11:09:2420 Xilinx FPGA的Maxim參考設計
2017-10-31 09:59:2423 在 Xilinx 系列 FPGA 產品中，全局時鐘網絡是一種全局布線資源，它可以保證時鐘信號到達各個目標邏輯單元的時延基本相同。其時鐘分配樹結構如圖1所示。 圖1.Xilinx FPGA全局時鐘分配
2017-11-22 07:09:368891 
之前用serdes一直都是跑的比較低速的應用，3.125Gbps，按照官方文檔一步一步來都沒出過什么問題，這次想驗證一下K7系列GTX最高線速8Gbps，看看xilinx的FPGA是不是如官方文檔所說。
2018-03-26 14:40:0010190 GTx接收和發送方向均由PCS和PMA兩部分組成，PCS提供豐富的物理編碼層特性，如8b/10b編碼等；PMA部分為模擬電路，提供高性能的串行接口特性，如預加重與均衡。
2018-06-29 08:47:0010526 
FPGA本身是有專門的時鐘cell的，以xilinx FPGA為例，就是primitive庫中的BUFG。
2018-12-22 15:33:591588 Xilinx GTX（12.5 Gb / s）收發器與SFP +和10G背板一起運行。
2018-11-30 06:36:009807 Xilinx FPGA是支持OpenStack的第一個（也是目前唯一的）FPGA。
該視頻快速介紹了如何在小型集群中部署Xilinx FPGA卡，以便在Xilinx SC16展臺上運行每個演示，并使用OpenStack進行配置和管理。
2018-11-23 06:14:003322 本文主要介紹Xilinx FPGA的FMC接口。
2020-01-28 17:52:005120 Xilinx 7系列FPGA概覽 文章目錄 Xilinx 7系列FPGA概覽 1.Xilinx的四個工藝級別 2.Virtex、Kintex、Artix和Spartan 3.7系列特點 4.7系列
2020-11-13 18:03:3014065 Xilinx7系列FPGA包括四個FPGA系列，它們都是為最低功耗而設計的，以使一個通用設計能夠跨系列擴展以獲得最佳的功率、性能和成本。斯巴達-7系列是7系列產品中密度最低、成本最低的入門級產品
2020-12-10 14:20:0018 全局時鐘資源是一種專用互連網絡，它可以降低時鐘歪斜、占空比失真和功耗，提高抖動容限。Xilinx的全局時鐘資源設計了專用時鐘緩沖與驅動結構，從而使全局時鐘到達CLB、IOB和BRAM的延時最小。
2020-12-29 16:59:358 引言：7系列FPGA具有多個時鐘路由資源，以支持各種時鐘方案和要求，包括高扇出、短傳播延遲和極低的偏移。為了最好地利用時鐘路由資源，必須了解如何從PCB到FPGA獲取用戶時鐘，確定哪些時鐘路由資源
2021-03-22 10:16:184353 
引言：從本文開始，我們陸續介紹Xilinx 7系列FPGA的時鐘資源架構，熟練掌握時鐘資源對于FPGA硬件設計工程師及軟件設計工程師都非常重要。本章概述7系列FPGA時鐘，比較了7系列FPGA時鐘
2021-03-22 10:25:274326 IBERT（集成誤碼率測試儀）是xilinx為7系列FPGA GTX收發器設計的，用于評估和監控GTX收發器。IBERT包括在FPGA邏輯中實現的模式生成器和檢查器，以及對端口的訪問和GTX收發器的動態重新配置端口屬性，還包括通信邏輯，以允許設計在運行時通過JTAG進行訪問。
2021-05-02 22:10:005587 
引言：本文我們介紹GTX/GTH收發器時鐘架構應用，該文內容對進行PCIe和XAUI開發的FPGA邏輯設計人員具有實際參考價值，具體介紹： PCIe參考時鐘設計 XAUI參考時鐘設計 1.PCIe
2021-03-29 14:53:475441 
晶振是數字電路設計中非常重要的器件，時鐘的相位噪聲、頻率穩定性等特性對產品性能影響很大。本文基于可編程晶振SI570，就Xilinx FPGA收發器輸入參考時鐘的硬件設計及FPGA軟件設計給出設計案例，供大家參考。
2021-04-07 12:00:443914 
AD5933 pmod Xilinx FPGA參考設計
2021-04-21 18:41:193 AD7780 pmod Xilinx FPGA參考設計
2021-04-22 13:35:2311 AD5628 pmod Xilinx FPGA參考設計
2021-05-19 14:34:174 AD5541A pmod Xilinx FPGA參考設計
2021-05-19 15:15:1911 AD7193 pmod Xilinx FPGA參考設計
2021-05-19 15:18:132 AD7091R pmod Xilinx FPGA參考設計
2021-05-19 18:31:597 AD7156 pmod Xilinx FPGA參考設計
2021-05-20 12:32:1610 AD7991 pmod Xilinx FPGA參考設計
2021-05-20 12:37:2612 AD5781 pmod Xilinx FPGA參考設計
2021-05-24 10:29:2017 引言：本文我們介紹Xilinx 7系列FPGA收發器硬件設計主要注意的一些問題，指導硬件設計人員進行原理圖及PCB設計。本文介紹以下內容：GTX/GTH收發器管腳概述 GTX/GTH收發器時鐘
2021-11-06 19:51:0035 所以本文首先介紹Example Design，然后再替換成我們自己的收發測試模塊，對比印證學習，差不多就能勉強把GTX給玩起來了。
2022-03-01 17:39:126288 
作為一名初學者，也曾被GTX一堆信號搞得頭暈腦脹，在學習了各位大佬的文章后，結合自己的理解和實踐，整理這一系列快速上手的GTX使用教程。
2022-03-01 17:33:182607 
同時GTX復位也挺隨意的，你想怎么復位都可以，支持整體復位，單個組件復位。我們也可以不復位，核不會因為我們沒有進行軟復位就不對核進行復位，在上電之后會自動進行一系列的復位，不隨你的意志而轉移。下面我們就來仔細研究研究GTX的復位吧!
2022-03-01 17:29:111462 
xilinx的7系列FPGA根據不同的器件類型，集成了GTP、GTX、GTH、GTZ四種串行高速收發器，可以支持多種協議如PCI Express，SATA，JESD204B等。
2022-03-01 17:17:203769 
Xilinx FPGA開發實用教程資料包免費下載。
2022-04-18 09:43:4624 HROW：水平時鐘線，從水平方向貫穿每個時鐘區域的中心區域，將時鐘區域分成上下完全一致的兩部分。全局時鐘線進入每個時鐘區域的邏輯資源時，必須經過水平時鐘線。
2022-06-13 10:07:261481 ?xilinx 的 FPGA 時鐘結構，7 系列 FPGA 的時鐘結構和前面幾個系列的時鐘結構有了很大的區別，7系列的時鐘結構如下圖所示。
2022-07-03 17:13:482592 Xilinx FPGA pcb設計
2023-05-29 09:11:360 本文介紹一個FPGA開源項目：基于IBERT的GTX數據傳輸測試。IBERT是指誤碼率測試，在Vivado軟件中，IBERT 7 Series GTX IP核可用于對 Xilinx FPGA芯片
2023-08-31 11:45:301040 
上文XILINX FPGA IP之FIFO對XILINX FIFO Generator IP的特性和內部處理流程進行了簡要的說明，本文通過實際例子對該IP的使用進行進一步的說明。本例子例化一個讀數據位寬是寫數據位寬兩倍的FIFO，然后使用讀時鐘頻率：寫時鐘頻率=2:3，進行簡單的FIFO跨時鐘域操作。
2023-09-07 18:31:35759 
如果FPGA沒有外部時鐘源輸入，可以通過調用STARTUP原語，來使用FPGA芯片內部的時鐘和復位信號，Spartan-6系列內部時鐘源是50MHz，Artix-7、Kintex-7等7系列FPGA是65MHz。
2023-10-27 11:26:56973 
Xilinx FPGA芯片擁有多個系列和型號，以滿足不同應用領域的需求。以下是一些主要的Xilinx FPGA芯片系列及其特點。
2024-03-14 16:24:41215
電子發燒友App
工商網監
評論