數(shù)字電路實(shí)驗(yàn)—4位奇偶校驗(yàn)器設(shè)計(jì)

熟悉和掌握FPGA開(kāi)發(fā)流程和Lattice Diamond軟件使用方法；

2023-10-16 標(biāo)簽：二進(jìn)制奇偶校驗(yàn)器數(shù)字電路 1.7萬(wàn) 0

聊聊芯片中的上電檢測(cè)（por）

有些簡(jiǎn)單的異步SRAM芯片為了與CPU配合使用可能只需要一個(gè)3.3V的電源

2023-10-31 標(biāo)簽：觸發(fā)器電源供電FPGA開(kāi)發(fā) 1.2萬(wàn) 0

FPGA入門筆記_FPGA開(kāi)發(fā)流程及VHDL基本語(yǔ)法

FPGA即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而...

2018-05-17 標(biāo)簽：vhdlfpga開(kāi)發(fā) 1.0萬(wàn) 0

FPGA雙端口RAM的使用簡(jiǎn)述

RAM ：隨機(jī)存取存儲(chǔ)器（random access memory，RAM）又稱作“隨機(jī)存儲(chǔ)器”。

2023-04-25 標(biāo)簽：存儲(chǔ)器RAMFPGA開(kāi)發(fā) 8005 0

AD9361數(shù)據(jù)路徑在低電壓差分信號(hào)（LVDS）模式下運(yùn)行

接下來(lái)將介紹AD9361數(shù)據(jù)路徑在低電壓差分信號(hào)（LVDS）模式下運(yùn)行。AD9361數(shù)據(jù)接口使用并行總線（P0和P1）在AD9361和BBP之間傳輸數(shù)據(jù)樣本。

2023-04-25 標(biāo)簽：CMOS差分信號(hào)lvds接口 7818 0

如何在Vivado中添加時(shí)序約束呢？

今天介紹一下，如何在Vivado中添加時(shí)序約束，Vivado添加約束的方法有3種：xdc文件、時(shí)序約束向?qū)В–onstraints Wizard）、時(shí)序...

2023-06-26 標(biāo)簽：FPGA開(kāi)發(fā)時(shí)序約束Vivado 5148 0

FPGA開(kāi)發(fā)在線調(diào)試和配置過(guò)程

在線調(diào)試也稱作板級(jí)調(diào)試，它是將工程下載到FPGA芯片上后分析代碼運(yùn)行的情況。

2020-11-01 標(biāo)簽：fpgaFPGA開(kāi)發(fā) 4870 0

工程師實(shí)戰(zhàn)經(jīng)驗(yàn)之FPGA開(kāi)發(fā)的一些看法

從大學(xué)時(shí)代第一次接觸FPGA至今已有10多年的時(shí)間，至今記得當(dāng)初第一次在EDA實(shí)驗(yàn)平臺(tái)上完成數(shù)字秒表、搶答器

2017-10-30 標(biāo)簽：FPGA開(kāi)發(fā) 3459 0

硬件工程師必讀！多款A(yù)RM、FPGA、DSP開(kāi)發(fā)板/核心板使用指南

2022年即將結(jié)束，別告訴我你的硬件裝備庫(kù)還沒(méi)更新

2022-12-23 標(biāo)簽：嵌入式DSP平臺(tái)arm開(kāi)發(fā)板 2103 0

你想自己設(shè)計(jì)一個(gè)FPGA IP嗎！

開(kāi)發(fā)和驗(yàn)證 FPGA IP 不僅僅是編寫 HDL，而是需要更多的思考。讓我們來(lái)看看如何做吧！

2023-10-16 標(biāo)簽：fpga寄存器IP 1187 0

FPGA開(kāi)發(fā)中分治法的應(yīng)用

分治法是經(jīng)典優(yōu)化算法之一。分治分治，即分而治之。分治，就是把一個(gè)復(fù)雜的問(wèn)題分成兩個(gè)或更多的相同或相似的子問(wèn)題，再把子問(wèn)題分成更小的子問(wèn)題……直到最后子問(wèn)...

2023-08-16 標(biāo)簽：fpga分治法FPGA開(kāi)發(fā) 1059 0