完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>
標簽 > ip
網(wǎng)絡(luò)之間互連的協(xié)議也就是為計算機網(wǎng)絡(luò)相互連接進行通信而設(shè)計的協(xié)議。在因特網(wǎng)中,它是能使連接到網(wǎng)上的所有計算機網(wǎng)絡(luò)實現(xiàn)相互通信的一套規(guī)則,規(guī)定了計算機在因特網(wǎng)上進行通信時應(yīng)當(dāng)遵守的規(guī)則。
文章:1414個 瀏覽:151353次 帖子:11個
如何使用10G/25G以太網(wǎng)IP core上的1588功能
以太網(wǎng) IP 核的 1588 功能是用來實現(xiàn),在 IP 內(nèi)部為TX側(cè)發(fā)送包打上發(fā)送出去這個時間節(jié)點的時間戳,以及獲得 RX 側(cè)收回來的包在 IP 接口處...
將半導(dǎo)體知識產(chǎn)權(quán)(IP)模塊集成到復(fù)雜的集成電路(IC)設(shè)計中帶來了許多嚴峻的挑戰(zhàn)。現(xiàn)代IC設(shè)計團隊通常分布在不同的國家,他們必須合作以應(yīng)對多工具設(shè)計流...
整個系統(tǒng)設(shè)計成為全同步電路。根據(jù)Intel提供的器件時序,設(shè)計在系統(tǒng)時鐘CLK的下降沿將狀態(tài)翻轉(zhuǎn),給出相應(yīng)控制信號;而系統(tǒng)的數(shù)據(jù)通道在系統(tǒng)時鐘CLK的上...
芯片的前端設(shè)計包括數(shù)字外設(shè)和模擬外設(shè)IP設(shè)計,是芯片設(shè)計中的重要組成部分,它們提供了與外部設(shè)備進行通信和交互的接口和功能。下面是數(shù)字外設(shè)和模擬外設(shè)IP設(shè)...
inux是一種廣泛應(yīng)用于服務(wù)器和嵌入式設(shè)備的操作系統(tǒng),通過更改IP地址,可以對網(wǎng)絡(luò)進行重新配置和優(yōu)化,以滿足不同的需求。在Linux中,可以使用不同的命...
用一個不算嚴謹?shù)恼f法總結(jié) TCP 就是,女孩子如果遇到 TCP 這樣的男生,就嫁了吧。因為TCP的核心特點就是靠譜。他的特定包括,面向連接、可靠、基于字...
采用Arm AE IP產(chǎn)品組合實現(xiàn)SDV功能安全
軟件和人工智能 (AI) 前所未有的發(fā)展正定義著軟件定義汽車 (SDV),并對性能、效率、安全性及可靠性等方面提出了更高的要求。為應(yīng)對這一挑戰(zhàn),Arm ...
SRIO這種高速串口復(fù)雜就復(fù)雜在它的協(xié)議上,三層協(xié)議:邏輯層,傳輸層以及物理層。 數(shù)據(jù)手冊會說這三層協(xié)議是干什么的呢?也就是分工(【FPGA】SR...
鋯石FPGA A4_Nano開發(fā)板視頻:內(nèi)置IP核之Interval Timer的應(yīng)用實戰(zhàn)講解
利用IP核設(shè)計電子系統(tǒng),引用方便,修改基本元件的功能容易。具有復(fù)雜功能和商業(yè)價值的IP核一般具有知識產(chǎn)權(quán),盡管IP核的市場活動還不規(guī)范,但是仍有許多集成...
以嵌入式處理器為核心的IP復(fù)用技術(shù)應(yīng)用
嵌入式處理器是嵌入式系統(tǒng)的核心,有硬核和軟核之分。其中,嵌入式處理器軟核以其更大的使用靈活性,更低廉的成本,受到了研發(fā)人員和市場的廣泛歡迎。Altera...
Xylon在Embedded World 2015上使用MicroZed套件演示了面部檢測C可調(diào)用RTL IP
鋯石FPGA A4_Nano開發(fā)板視頻:內(nèi)置IP核之PIO的實戰(zhàn)應(yīng)用講解
含有Avalon接口的并行輸入輸出(PIO)核在Avalon存儲映射(Avalon-MM)從屬口和多用途I/O口之間提供一個存儲器映射接口。I/O口連接...
基于FPGA二維離散小波變換核的實時可重構(gòu)系統(tǒng)的設(shè)計及仿真
這個項目旨在利用JBits實時可重構(gòu)系統(tǒng)完成一個基于二維離散小波變換核的全面設(shè)計過程 ,這包括仿真 ,調(diào)試 ,以及搭建 硬件與可重構(gòu)計算平臺的接口。 J...
基于RISC體系結(jié)構(gòu)的8位高速MCU的IP軟核設(shè)計
隨著集成電路設(shè)計的不斷發(fā)展,集成電路的規(guī)模越來越大,設(shè)計難度日趨復(fù)雜,傳統(tǒng)的設(shè)計方法已越不能適應(yīng)集成電路設(shè)計發(fā)展的需要。基于IP復(fù)用的數(shù)字IC設(shè)計方法是...
鋯石FPGA A4_Nano開發(fā)板視頻:內(nèi)置IP核之Interval Timer的理論原理講解
Interval單位是豪秒, 設(shè)好該屬性值后,該控件的某個事件(timer_...)就會每隔 "屬性值" 就自動運行一次
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |