完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > vcs
文章:71個(gè) 瀏覽:9848次 帖子:18個(gè)
VCS/XRUN如何創(chuàng)建一個(gè)非UVM的簡(jiǎn)單仿真環(huán)境?
設(shè)計(jì)碼完代碼后,有時(shí)候想簡(jiǎn)單調(diào)試一下基本的通路,此時(shí)還沒有驗(yàn)證資源進(jìn)來,可以仿照modesim仿真的方法,創(chuàng)建一個(gè).v/.sv的頂層,里面例化DUT,里...
NCSIM、VCS和QuestaSim后仿真如何屏蔽冗余的違例信息呢?
在進(jìn)行數(shù)字電路后仿真時(shí),經(jīng)常會(huì)遇到很多時(shí)序?yàn)槔ǔ_@些違例都是由網(wǎng)表中大量的時(shí)序檢查報(bào)出的。
介紹SystemVerilog幾種常用的調(diào)試功能
可視化調(diào)試主要分為Post-process和Interactive這兩種模式。可視化調(diào)試工具是工程師在定位代碼問題時(shí)的有力工具,也是現(xiàn)在驗(yàn)證工程師主流的...
使用VCS仿真Vivado IP核時(shí)遇到的問題及解決方案
前年,發(fā)表了一篇文章《VCS獨(dú)立仿真Vivado IP核的一些方法總結(jié)》(鏈接在參考資料1),里面簡(jiǎn)單講述了使用VCS仿真Vivado IP核時(shí)遇到的一...
VCS獨(dú)立仿真Vivado IP核的一些方法總結(jié)
最近,需要使用VCS仿真一個(gè)高速并串轉(zhuǎn)換的Demo,其中需要用到Vivado的SelectIO IP核以及IDELAYCTRL,IDELAY2原語。而此...
2023-06-06 標(biāo)簽:VCSVivadoUbuntu系統(tǒng) 3424 0
for循環(huán)語句基本用法及示例 介紹幾種可綜合的for循環(huán)語句
利用for循環(huán)實(shí)現(xiàn)對(duì)信號(hào)的賦值。
systemverilog:logic比reg更有優(yōu)勢(shì)?
在systemverilog協(xié)議中,logic定義四態(tài)值,即向量(vector)的每個(gè)位(bit)可以是邏輯0, 1, Z或X,與verilog協(xié)議中的...
2023-09-28 標(biāo)簽:驅(qū)動(dòng)器仿真器RTL 2883 0
SpinalHDL運(yùn)行VCS+Vivado相關(guān)仿真
本篇文章來源于微信群中的網(wǎng)友,分享下在SpinalHDL里如何絲滑的運(yùn)行VCS跑Vivado相關(guān)仿真。自此仿真設(shè)計(jì)一體化不是問題。
使用VCS仿真Vivado里面的IP核時(shí),如果Vivado的IP核的仿真文件只有VHDL時(shí),仿真將變得有些困難,VCS不能直接仿真VHDL
2023-06-06 標(biāo)簽:fpgaLinux系統(tǒng)VHDL語言 2685 0
選擇VCS,再指定庫文件存放的路徑;如果VCS的環(huán)境變量設(shè)置好了,那么會(huì)自動(dòng)跳出Simulator executable path的路徑的。
X態(tài)如何通過RTL級(jí)和門級(jí)仿真模型中的邏輯進(jìn)行傳播呢?
在Verilog中,IC設(shè)計(jì)工程師使用RTL構(gòu)造和描述硬件行為。但是RTL代碼中的一些語義,并不能夠準(zhǔn)確地為硬件行為建模。
2023-04-20 標(biāo)簽:IC設(shè)計(jì)VerilogRTL 2539 0
std::randomize隨機(jī)結(jié)果不符合預(yù)期?
在近期的一個(gè)testcase調(diào)試中,遇到一個(gè)std::randomize隨機(jī)結(jié)果不符合預(yù)期的現(xiàn)象。
我先讓它偽裝成Linux,給它說你安裝了synopsys vcs2018以及uvm-1.1。
2023-02-20 標(biāo)簽:VCSLINUX內(nèi)核HDL語言 2525 0
UVM驗(yàn)證環(huán)境啟動(dòng)時(shí)及運(yùn)行時(shí)的控制方案
話說螺螄殼里做道場(chǎng),UVM推出這么多年以來每年DVCon會(huì)議上總還是有人分享他們基于UVM package做的一些改動(dòng),使其能夠更適合項(xiàng)目的要求。
AXI VIP當(dāng)作master時(shí)如何使用?
?AXI接口雖然經(jīng)常使用,很多同學(xué)可能并不清楚Vivado里面也集成了AXI的Verification IP,可以當(dāng)做AXI的master、pass t...
位寬不匹配會(huì)導(dǎo)致綜合產(chǎn)生的網(wǎng)表與個(gè)人預(yù)期差異較大,導(dǎo)致功能不正確。VCS仿真能及時(shí)發(fā)現(xiàn)問題,但VCS仿真存在部分場(chǎng)景沒有覆蓋的問題,因此僅僅通過VCS仿...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |