完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > verilog
Verilog HDL是一種硬件描述語言(HDL:Hardware Description Language),以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言,用它可以表示邏輯電路圖、邏輯表達(dá)式,還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。
文章:708個(gè) 瀏覽:111853次 帖子:936個(gè)
verilog-2005和systemverilog-2017標(biāo)準(zhǔn)規(guī)范
作為邏輯工程師,在FPGA和數(shù)字IC開發(fā)和設(shè)計(jì)中,一般采用verilog,VHDL或SystemVerilog等作為硬件描述語言進(jìn)行工程設(shè)計(jì),將一張白板...
基于FPGA的自適應(yīng)閾值分割算法實(shí)現(xiàn)
在圖像預(yù)處理中經(jīng)常會(huì)碰到圖像分割問題,把感興趣的目標(biāo)從背景圖像中提取出來,而經(jīng)常使用的是簡單的全局閾值分割配置,用一個(gè)固定常數(shù)作為二值分割閾值,從而得到...
2021-08-23 標(biāo)簽:fpgaFPGA設(shè)計(jì)算法 3629 0
傳輸延遲一般為輸入信號變化到對應(yīng)輸出信號變化經(jīng)過的時(shí)間,不會(huì)對輸入信號進(jìn)行濾除處理,所以傳輸延遲是一種絕對延遲,這種延遲類似于物理傳輸線的延遲,在仿真中...
Verilog HDL是一種硬件描述語言,以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言,用它可以表示邏輯電路圖、邏輯表達(dá)式,還可以表示數(shù)字邏輯系統(tǒng)所完...
2023-12-07 標(biāo)簽:fpgaVerilogVerilog HDL 3604 0
數(shù)字設(shè)計(jì)筆試Verilog手撕代碼—累加器
實(shí)現(xiàn)累加器的加法器例化的個(gè)數(shù)。按照原文大佬的設(shè)計(jì)方法,因?yàn)閿?shù)據(jù)連續(xù)且加法器的延遲周期是2,使用使用一個(gè)實(shí)現(xiàn)累加,會(huì)有一半的數(shù)據(jù)丟失。
FPGA之硬件語法篇:用Verilog代碼仿真與驗(yàn)證數(shù)字硬件電路
大家都知道軟件設(shè)計(jì)使用軟件編程語言,例如我們熟知的C、Java等等,而FPGA設(shè)計(jì)使用的是HDL語言,例如VHDL和Verilog HDL。說的直白點(diǎn),...
Verilog:for循環(huán)的綜合實(shí)現(xiàn)
采用for循環(huán)語句,逐個(gè)bit位判斷是否為1,為1則累加,否則保持不變,最終輸出輸入信號中1的數(shù)量。
2023-10-09 標(biāo)簽:Verilogfor循環(huán) 3505 0
二十進(jìn)制編碼器及Verilog HDL描述 Verilog HDL程序的基本結(jié)構(gòu)及特點(diǎn)
節(jié)通過硬件描述語言Verilog HDL對二十進(jìn)制編碼器的描述,介紹Verilog HDL程序的基本結(jié)構(gòu)及特點(diǎn)。
size()和$size這兩種方式有什么樣的區(qū)別呢?
在使用SystemVerilog或者UVM進(jìn)行編碼的過程中,經(jīng)常會(huì)用到數(shù)組(包括隊(duì)列等),經(jīng)常需要對這些數(shù)組進(jìn)行遍歷
在沒有綜合工具情況下,如何設(shè)計(jì)數(shù)字電路?
雖然在FPGA中,利用綜合工具來可以將VHDL或者Verilog代碼轉(zhuǎn)化成電路。但是作為FPGA工程師而言,在沒有綜合工具的情況下,如何設(shè)計(jì)出數(shù)字電路呢...
function的作用返回一個(gè)數(shù)值,此數(shù)值由一串組合邏輯代碼計(jì)算得到。
2023-12-25 標(biāo)簽:二進(jìn)制VerilogCRC校驗(yàn) 3418 0
SystemVerilog提供了幾個(gè)內(nèi)置方法來支持?jǐn)?shù)組搜索、排序等功能。
cordic算法verilog實(shí)現(xiàn)(簡單版)
cordic算法verilog實(shí)現(xiàn)(簡單版)(轉(zhuǎn)載)module cordic(clk, phi, cos, sin); parameter W = ...
直接使用計(jì)數(shù)器實(shí)現(xiàn),在計(jì)數(shù)一半時(shí)將時(shí)鐘翻轉(zhuǎn)即可。
2023-01-17 標(biāo)簽:電路設(shè)計(jì)仿真Verilog 3377 0
Verilog到VHDL轉(zhuǎn)換的經(jīng)驗(yàn)與技巧總結(jié)
Verilog與VHDL語法是互通且相互對應(yīng)的,如何查看二者對同一硬件結(jié)構(gòu)的描述,可以借助EDA工具,如Vivado,打開Vivado后它里面的語言模板...
基于FPGA的并行ADC與DAC Verilog實(shí)現(xiàn)案例
轉(zhuǎn)換的依據(jù)是一個(gè)簡單的運(yùn)算關(guān)系:“補(bǔ)碼的整數(shù)值”+“原碼絕對值的整數(shù)值”=2^B,B為位寬。比如帶符號數(shù)原碼1110的補(bǔ)碼為1010:1110取絕對值0...
奇偶校驗(yàn)器的設(shè)計(jì)方法和特點(diǎn)
奇偶校驗(yàn)是一種簡單、實(shí)現(xiàn)代價(jià)小的檢錯(cuò)方式,常用在數(shù)據(jù)傳輸過程中。對于一組并行傳輸?shù)臄?shù)據(jù)(通常為8比特),可以計(jì)算岀它們的奇偶校驗(yàn)位并與其一起傳輸。接收端...
2023-09-05 標(biāo)簽:Verilog計(jì)數(shù)器奇偶校驗(yàn)器 3344 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |