憶阻器是一種有記憶功能的非線性電阻，被認為是電阻、電容和電感之外的第四種基本電路元件，其于1971年由加州大學伯克利分校教授、華裔科學家蔡少棠提出，得名于其電阻對所通過電量的依賴性，它最有趣的特征是可以記憶流經它的電荷數量。由于缺乏實驗的支撐，在被提出后的20多年里，相關理論雖有所發展并沒有引起足夠的關注，直到2008年HP實驗室的研究人員首次做出納米憶阻器件，才掀起憶阻器研究熱潮。

蔡教授推斷，憶阻器代表著電荷與磁通量之間的關系。憶阻器的電阻會隨著通過的電流量而發生變化，就算電路斷電、電流停止，其電阻值仍然會被保留，直到有反向電流通過才會返回原狀。通過控制電流的變化可改變其阻值，如果把高阻值定義為“1”，低阻值定義為“0”，這種電阻就可以實現存儲數據的功能。

憶阻器是下一代神經網絡最有前景的硬件單元

大腦在許多方面都優于傳統的計算機，腦細胞使用的能量更少、處理信息更快、更具有適應能力。人腦中的邏輯和記憶緊密關聯，其密度和多樣性是現代計算機的數十億倍。對于下一代神經網絡和神經形態計算來說，最有前景的硬件單元就是憶阻器。

荷蘭格羅寧根大學的物理學家們在研究憶阻器時發現，他們利用系統切換電阻，通過施加電壓脈沖控制電阻，并利用一個低電壓，讀出不同狀態的電流，脈沖的強度決定了設備的電阻，實現的電阻比至少是1000，而且隨著時間推移測量所發生的情況，電阻狀態隨時間發生變化。通過不同的方式“訓練”設備，采用不同的脈沖，可以改變它的行為。電阻隨著時間變化，就像人的大腦一樣，可以將時間作為一個參數。

憶阻器的出現為科學工作者提供了一個具有全新電路行為的基本無源器件，與之相應的應用領域也蓬勃發展，憶阻器研究涉及微電子、凝聚態物理、材料學、電路與系統、計算機、自動化、人工智能和神經生物學等多學科領域，屬于新興交叉學科。

高指標測試結果推動憶阻器研究進程

目前，國內憶阻器研究在材料體系、物理機制、性能優化、規模集成、非線性電路和類腦神經形態計算等方面取得了令人鼓舞的進展，但在憶阻器可靠性、陣列的控制電路設計，以及CMOS集成工藝等方面還需要研究者和廣大工程技術人員協同攻關，更需要針對憶阻器不同研究階段的專業的測試系統保駕護航。

憶阻器備受關注的重要應用領域包括：非易失存儲（Nonvolatile memory），邏輯運算（Logic computing），以及類腦神經形態計算（Brain-inspired neuromorphic computing）等。這三種截然不同又相互關聯的技術路線，為發展信息存儲與處理融合的新型計算體系架構，突破傳統馮·諾伊曼架構瓶頸，提供了可行的路線。

憶阻器的基礎研究測試

憶阻器基礎研究測試系統需要包括交流特性、直流特性、脈沖特性測試，需集成信號源、高速任意波發生器、SMU、示波器功能于一身。雖然憶阻器基礎研究的主要測試項目可以手動操作完成測試，但如果有自動化測試軟件，還是可以大大提高測試效率的。

憶阻器性能研究測試

獲得高性能憶阻器件，是將憶阻器推向應用的前提。雖然憶阻器研究已經取得很多成果，但距大規模商用還存在較大距離，其實現機理仍不清楚，可靠性不足，漲落大，模擬阻變特性需要優化。憶阻器主要應用于非易失存儲、邏輯運算以及類腦神經形態計算，非易失存儲是邏輯運算的基礎。部分電阻狀態保持不佳的憶阻器，類似人腦中信息短時程記憶的現象，可以用于神經形態計算。

盡管基于憶阻的非易失性存儲器件的研究已經較為成熟，但要在功耗、擦寫速度、集成度和可靠性等各方面性能指標上超越現階段商用化存儲器，還需要學術界與工業界共同努力。在邏輯運算和類腦神經計算應用雖已取得較大進展，但研究尚不系統、成熟。因此，對憶阻器性能的研究，主要目的是提高憶阻器存儲性能和模擬神經元的性能。

非易失存儲器性能測試。對非易失存儲器性能研究的目的是提高憶阻器的循環次數或耐久力（Endurance）和數據保留時間（Data Retention）。對非易失存儲器，數據保持能力是其最重要的電學可靠性，保留時間是存儲器非常重要的一個性能指標。對一般的存儲器，要求在85℃溫度下保持十年的壽命，有統一的測試規范。然而對憶阻器而言，由于其機理研究還處于百家爭鳴的狀態，尚未建立統一的測試規范。目前對憶阻器的數據保留時間測試，主要基于高溫老化測試法，并通過電阻阻值外延法和阿列紐斯方程（Arrhenius Equation）推導其數據保留時間。

神經突觸阻變動力學測試。憶阻器的導電態可以用來表示突觸權重的變化 （導電性增加和減小分別對應突觸權重的增大和減小），通過改變刺激脈沖電壓的形狀、頻率、持續時間等參數來模擬不同突觸功能相應的神經刺激信號的特點，測量瞬態電流可以了解阻變動力學過程，獲得神經形態特性的調控方法。

基于交叉陣列的神經網絡單元研究將是未來重要方向

憶阻器單元集成結構是實現集成憶阻器的關鍵，憶阻器的集成一般分為無源陣列與有源陣列兩種類型。在無源陣列中，存儲單元是由相互垂直的字線和位線交叉點陣結構組成的，存儲功能層位于字線和位線之間。有源陣列一般通過采用場效應晶體管、二極管、選通其等有源器件，構成諸如1T1R、1TNR、1D1R、1S1R等結構，并在集成陣列中利用字線和位線來達到選通存儲單元的目的。

阻變存儲器測試面臨最大的挑戰是測試時間問題，因為阻變存儲器陣列在擦寫過程中需要對每個單元反復校驗，以抑制漲落和弛豫效應對tail bits的影響。單器件的測試程序很容易開發，但是陣列級的驗證自動測試方法則是未來急需的工具。為抑制串擾，還需要開發靈活的陣列測試系統，可以多通道同時加電壓。

基于交叉陣列的神經網絡單元研究將是未來相當長時間內的重要方向，神經網絡最基本的操作是在所有WL上同時加不同幅值的電壓，同時在所有BL上讀取電流，需要輸入多通道的模擬電壓值，同時能夠多通道同時讀取模擬電流值。目前類似的過程都是靠電路或者FPGA完成的，靈活性差、周期長，不適合研發。通用陣列測試設備將大大提升研發效率。

支持憶阻器/神經元網絡研究的測試系統

在憶阻器及神經元網絡科研領域，吉時利的產品更是享有盛譽，其測試結果被全球權威學術期刊所認可。由于憶阻器/神經元網絡測試 - 尤其是陣列測試，不僅僅需要高指標的測試儀器，更需要開發定制化的測試序列以滿足復雜測試流程的需求，泰克公司中國研發中心可以為這一領域的客戶提供定制開發及系統集成。

泰克憶阻器/神經元網絡測試系統包含單元測試及陣列測試兩大類，每一大類又包含不同的配置以滿足不同研究階段的測試需求。

泰克憶阻器/神經元網絡測試系統的優勢：同時提供憶阻器直流性能、交流性能、脈沖性能及高速脈沖性能測試；多種不同的配置方案，滿足不同的客戶需求；內置憶阻器性能測試、阻變動力學測試功能，可根據客戶需求，定制開發特殊功能；提供陣列測試功能，可根據客戶需求，定制開發；業內領先客戶采用。