在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

新思科技物理驗證解決方案已獲得臺積公司N3P和N2工藝技術認證

新思科技 ? 來源:新思科技 ? 2024-05-14 10:36 ? 次閱讀

由Synopsys.ai EDA套件賦能可投產的數字和模擬設計流程能夠針對臺積公司N3/N3P和N2工藝,助力實現芯片設計成功,并加速模擬設計遷移。

新思科技物理驗證解決方案已獲得臺積公司N3P和N2工藝技術認證,可加速全芯片物理簽核。

新思科技3DIC Compiler和光子集成電路(PIC)解決方案與臺積公司COUPE技術強強結合,在硅光子技術領域開展合作,能夠進一步提高人工智能(AI)和多裸晶(Multi-Die)設計的系統性能。

新思科技針對臺積公司N2/N2P工藝開發了廣泛的基礎和接口IP產品組合,以及針對臺積公司N3P工藝經過硅驗證的IP,可縮短設計時間并降低集成風險。

f116e3e2-1116-11ef-a297-92fbcf53809c.png

新思科技(Synopsys)近日宣布,攜手臺積公司在先進工藝節點設計開展廣泛的EDA和IP合作,這些合作成果已應用于一系列人工智能(AI)、高性能計算(HPC)和移動設計中。其中雙方的最新合作是共同優化的光子集成電路(PIC)流程,使硅光子技術應用賦能更高功率、性能和晶體管密度的需求。值得一提的是,業界高度認可新思科技的數字和模擬設計流程,這些流程可用于臺積公司N3/N3P和N2工藝技術的生產。目前,兩家公司正在共同開發包括新思科技DSO.ai在內的下一代AI驅動型芯片設計流程,以優化設計并提高芯片設計生產力。新思科技還針對臺積公司N2/N2P工藝開發了廣泛的基礎和接口IP產品組合。此外,新思科技、是德科技(Keysight)與Ansys共同推出了全新的集成射頻RF)設計遷移流程,以實現從臺積公司N16工藝節點至N6RF+工藝節點的遷移。

我們與新思科技等開放創新平臺(OIP)生態系統合作伙伴緊密合作,賦能合作伙伴更好地應對從埃米級器件到復雜的多裸晶芯片系統等一系列高性能計算設計領域中極具挑戰的芯片設計需求,始終屹立于創新的最前沿。臺積公司與新思科技將繼續攜手助力開發者基于臺積公司的先進工藝節點實現下一代差異化設計,并加快成果轉化速度。

Dan Kochpatcharin

設計基礎設施管理部負責人

臺積公司

新思科技在可投產的EDA流程和支持3Dblox標準的3DIC Compiler光子集成方面取得的先進成果,結合我們廣泛的IP產品組合,讓我們與臺積公司能夠幫助開發者基于臺積公司先進工藝加速下一代芯片設計創新。我們與臺積公司數十年的緊密合作建立了深厚的信任,持續為業界提供了至關重要的EDA和IP解決方案,幫助合作伙伴實現跨工藝節點的快速設計遷移,從而大幅提高結果質量和生產力。

Sanjay Bali

EDA事業部戰略與產品管理副總裁

新思科技

針對先進工藝節點的經認證數字和模擬設計流程

新思科技針對臺積公司N3P和N2工藝的可投產數字和模擬設計流程,已被應用于一系列AI、HPC和移動設計領域。該AI驅動的模擬設計遷移流程可實現工藝節點間的快速遷移,在新思科技已有的針對臺積公司N4P至N3E和N3E至N2工藝節點遷移的設計流程基礎上,新增了用于從臺積公司N5至N3E工藝節點的遷移流程。

此外,可互操作工藝設計套件(iPDK)和新思科技IC Validator物理驗證運行集已可供開發者使用,幫助芯片開發團隊高效地將設計遷移至臺積公司的先進工藝技術。新思科技IC Validator支持全芯片物理簽核,以應對日益復雜的物理驗證規則。新思科技IC Validator現已通過臺積公司N2和N3P工藝技術認證。

借助光子集成電路加速多裸晶設計的數據傳輸

AI訓練所需的海量數據處理要求低時延、高能效和高帶寬的互連,這也推動了采用硅光子技術的光學收發器和近/共封裝光學器件的應用。新思科技和臺積公司正在面向臺積公司的緊湊型通用光子引擎(COUPE)技術開發端到端多裸晶電子和光子流程解決方案,以提升系統性能和功能。該流程包括利用新思科技OptoCompiler進行光子集成電路設計,以及利用新思科技3DIC Compiler和Ansys多物理場分析技術進行電子集成電路(EIC)的集成。

利用針對N2和N2P工藝的廣泛IP組合加快產品上市速度

目前,新思科技正在針對臺積公司的N2和N2P工藝技術開發廣泛的基礎和接口IP組合,以助力復雜的AI、HPC和移動SoC應用加速實現流片成功。基于N2和N2P工藝節點的高質量PHY IP,包括UCIe、HBM4/3e、3DIO、PCIe 7.x/6.x、MIPI C/D-PHY和M-PHY、USB、DDR5 MR-DIMM和LPDDR6/5x,開發者能夠受益于臺積公司先進工藝節點上的PPA改進。

此外,新思科技還針對臺積公司N3P工藝技術提供經過硅驗證的基礎和接口IP組合,包括224G以太網、UCIe、MIPI C/D-PHY和M-PHY、USB/DisplayPort和eUSB2、LPDDR5x、DDR5和PCIe 6.x,以及正在開發中的DDR5 MR-DIMM。新思科技針對臺積公司先進工藝節點的IP已被數十家業內領先公司采用,以加快其開發進度。

f184bf02-1116-11ef-a297-92fbcf53809c.png



審核編輯:劉清

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 集成電路
    +關注

    關注

    5420

    文章

    11991

    瀏覽量

    367548
  • 芯片設計
    +關注

    關注

    15

    文章

    1074

    瀏覽量

    55511
  • 人工智能
    +關注

    關注

    1805

    文章

    48843

    瀏覽量

    247383
  • 新思科技
    +關注

    關注

    5

    文章

    858

    瀏覽量

    51304
  • DDR5
    +關注

    關注

    1

    文章

    443

    瀏覽量

    24766

原文標題:新思科技面向臺積公司先進工藝加速下一代芯片創新

文章出處:【微信號:Synopsys_CN,微信公眾號:新思科技】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦
    熱點推薦

    思科技攜手公司開啟埃米級設計時代

    思科技近日宣布持續深化與公司的合作,為公司
    的頭像 發表于 05-27 17:00 ?494次閱讀

    Cadence攜手公司,推出經過其A16和N2P工藝技術認證的設計解決方案,推動 AI 和 3D-IC芯片設計發展

    :CDNS)近日宣布進一步深化與公司的長期合作,利用經過認證的設計流程、經過硅驗證的 IP 和持續的
    的頭像 發表于 05-23 16:40 ?717次閱讀

    西門子與電合作推動半導體設計與集成創新 包括N3P N3C A14技術

    西門子和電在現有 N3P 設計解決方案的基礎上,進一步推進針對臺N3C
    發表于 05-07 11:37 ?214次閱讀

    AMD實現首個基于N2制程的硅片里程碑

    基于電先進2nm(N2)制程技術的高性能計算產品。這彰顯了AMD與
    的頭像 發表于 05-06 14:46 ?185次閱讀
    AMD實現首個基于<b class='flag-5'>臺</b><b class='flag-5'>積</b>電<b class='flag-5'>N2</b>制程的硅片里程碑

    英特爾18A與N2工藝各有千秋

    TechInsights分析,N2工藝在晶體管密度方面表現突出,其高密度(HD)標準單元的晶體管密度高達313MTr/mm2,遠超英特爾Intel 18A的238MTr/mm2和
    的頭像 發表于 02-17 13:52 ?458次閱讀

    蘋果M5芯片量產,采用N3P制程工藝

    工藝——N3P。與前代工藝相比,N3P在性能上實現了約5%的提升,同時在功耗方面降低了5%至10%。這一顯著的進步意味著,搭載M5芯片的設備將能夠提供更強大的處理能力,同時擁有更出色的
    的頭像 發表于 02-06 14:17 ?633次閱讀

    高通明年驍龍8 Elite 2芯片全數交由電代工

    芯片代工伙伴。上一次高通選擇三星代工,還要追溯到2021年的驍龍8第一代芯片,當時采用的是三星的4納米制程。 據悉,電將為高通生產驍龍8 Elite 2芯片,采用的是升級到第三代的3
    的頭像 發表于 12-30 11:31 ?1019次閱讀

    2nm工藝將量產,蘋果iPhone成首批受益者

    。然而,最新的供應鏈消息卻透露了一個不同的方向。據悉,A19系列芯片將采用電的第三代3nm工藝(N3P)進行制造,并將由即將發布的iPh
    的頭像 發表于 12-26 11:22 ?667次閱讀

    2納米制程技術細節公布:性能功耗雙提升

    在近日于舊金山舉行的IEEE國際電子器件會議(IEDM)上,全球領先的晶圓代工企業電揭曉了其備受期待的2納米(N2)制程技術的詳細規格。
    的頭像 發表于 12-19 10:28 ?712次閱讀

    2nm制成細節公布:性能提升15%,功耗降低35%

    12月17日消息,在于舊金山舉行的 IEEE 國際電子器件會議 (IEDM) 上,全球晶圓代工巨頭電公布了其備受矚目的2納米(N2)制程技術
    的頭像 發表于 12-18 16:15 ?586次閱讀

    2納米制程技術細節公布

    近日,在舊金山舉辦的IEEE國際電子器件會議(IEDM)上,全球領先的晶圓代工企業電揭示了其備受期待的2納米(N2)制程技術的詳盡信息。
    的頭像 發表于 12-18 10:35 ?726次閱讀

    電分享 2nm 工藝深入細節:功耗降低 35% 或性能提升15%!

    下),同時其晶體管密度是上一代3nm制程的1.15倍。這些顯著優勢主要得益于電的全柵極(Gate-All-Around, GAA)納米片晶體管、N2 NanoFlex設計
    的頭像 發表于 12-16 09:57 ?755次閱讀
    <b class='flag-5'>臺</b><b class='flag-5'>積</b>電分享 <b class='flag-5'>2</b>nm <b class='flag-5'>工藝</b>深入細節:功耗降低 35% 或性能提升15%!

    N2安變頻器的應用及參數設置

    詳細介紹N2安變頻器的應用及參數設置
    發表于 11-16 13:44 ?0次下載

    思科技再獲公司多項OIP年度合作伙伴大獎

    半導體技術領域的發展速度十分驚人,新思科技與公司(TSMC)始終處于行業領先地位,不斷突破技術
    的頭像 發表于 10-31 14:28 ?587次閱讀

    谷歌Tensor G系列芯片代工轉向

    的是,Tensor G5的競爭對手,如高通發布的驍龍8至尊版和聯發科發布的天璣9400等芯片,這意味著,當Tensor G5在明年亮相時,它在先進制程方面將落后競爭對手一年。 此外,報道還指出,谷歌Tensor G6系列芯片將使用電的
    的頭像 發表于 10-24 09:58 ?782次閱讀
    主站蜘蛛池模板: 久久大香线蕉综合爱 | 好骚综合在线 | 午夜精品久久久久久久2023 | 天天在线天天综合网色 | 精品一区 二区三区免费毛片 | 六月丁香综合网 | 久久免费看| 怡红院日本 | 一级特黄aa大片 | a资源在线 | 在线一区二区三区 | 日本一本高清视频 | 四虎永久精品视频在线 | 国产综合久久久久影院 | 美女被猛男躁免费视频网站 | 一区二区网站 | 久久15| 性生i活一级一片 | 天天干天天日天天射天天操毛片 | 国产高清a| 色国产视频 | 免费在线观看黄 | 亚洲欧洲精品成人久久曰影片 | 色视频网站在线观看 | 免费被黄网站在观看 | 欧美性天天影院 | 五月婷婷激情 | 8050网| 日韩精品在线一区二区 | 久久精品国产福利 | 免费高清在线观看a网站 | 色婷婷影院在线视频免费播放 | 四虎影视网站 | 亚洲综合色站 | 琪琪午夜伦埋大全影院 | 五月婷婷深爱 | 日本久操视频 | 中文字幕一区二区在线观看 | 色姑娘天天干 | 黄色片不卡 | 五月花亚洲|