本文介紹了集成電路工藝中的金屬。
集成電路工藝中的金屬
概述
在芯片制造領(lǐng)域,金屬化這一關(guān)鍵環(huán)節(jié)指的是在芯片表面覆蓋一層金屬。除了部分起到輔助作用的阻擋層和種子層金屬之外,在集成電路工藝?yán)铮饘僦饕l(fā)揮著三種重要功能:
1.接觸(contact):這是指在硅芯片的表面,把芯片內(nèi)部的結(jié)構(gòu)(像是源極、漏極、柵極等)與第一層金屬層連接起來。通常會(huì)采用鎢金屬來實(shí)現(xiàn)這種接觸。
2.互連(interconnect):其作用是利用由諸如鋁、銅這類導(dǎo)電材料制成的連線,將電信號(hào)傳送到芯片的不同部位。
3.通孔(via):如今的芯片常常具備不止一層的互連線結(jié)構(gòu),需要多層金屬連線,以下圖 為例,它采用了 4 層金屬層。在介質(zhì)層中,從某一金屬層通向相鄰另一金屬層、形成電通路的開口,就被稱作通孔。通孔材料可以選擇鎢或者銅。
4層金屬與3層通孔結(jié)構(gòu)
在集成電路工藝中,常見的金屬以及金屬合金包含鋁、鋁銅合金、銅、硅化物、金屬填充塞、阻擋層金屬。常用金屬與硅、摻雜多晶硅的電阻率和熔點(diǎn)數(shù)據(jù)呈現(xiàn)在下表中。
常用金屬與硅、摻雜多晶硅的電阻率與熔點(diǎn)
從這些數(shù)據(jù)里能夠總結(jié)出兩個(gè)特性:其一,鋁的熔點(diǎn)相對(duì)較低,而其他金屬的熔點(diǎn)普遍較高;其二,摻雜多晶硅的電阻率相比硅大幅減小,不過依舊比金屬的電阻率高一些。
鋁
在室溫條件下,鋁的電阻率為 2.65uΩ?cm,處于較低水平,只是比金和銀的電阻率略高一點(diǎn)。然而,金和銀的價(jià)格要比鋁昂貴許多,并且它們?cè)谘趸ど系母街Ч患眩瑫r(shí)銀還容易遭受腐蝕,在硅和二氧化硅中的擴(kuò)散率也比較高。所以,在早期的互連金屬選擇上,人們傾向于使用鋁。鋁作為互連金屬。
具備以下優(yōu)勢:
電阻率低,導(dǎo)電性能出色:能夠高效地傳輸電信號(hào)。
2.化學(xué)反應(yīng)促進(jìn)粘附:鋁能夠與氧化硅發(fā)生化學(xué)反應(yīng),在加熱的情況下會(huì)生成氧化鋁(ALO),這一反應(yīng)增強(qiáng)了鋁和氧化硅之間的粘附力。
3.易于沉積:可以較為輕松地在硅片上完成沉積操作。
4.易于刻蝕:能夠通過濕法刻蝕進(jìn)行處理,并且不會(huì)對(duì)下層薄膜產(chǎn)生影響。
鋁氧化后所生成的氧化鋁,一方面強(qiáng)化了與襯底的粘附,另一方面能夠抵御空氣中潮氣等因素對(duì)芯片造成的不良影響,從而起到保護(hù)芯片的作用。也正是基于這個(gè)原因,盡管現(xiàn)代高端芯片的下層金屬互連不再使用鋁,但它最頂層的互連金屬常常還是選用鋁基的金屬薄膜。不過,在加熱過程中,鋁和硅之間容易引發(fā)不良反應(yīng),這種反應(yīng)會(huì)促使鋁和硅形成微合金,這個(gè)過程被叫做結(jié) “穿通”。如下圖所示,當(dāng)出現(xiàn)這種情況時(shí),鋁會(huì)像尖刺一樣扎入有源區(qū),硅向鋁中擴(kuò)散,同時(shí)在硅片中留下空洞。針對(duì)結(jié)尖刺的問題,可以通過向鋁中添加少量(大約 1%)的硅來解決,借助在 400℃熱退火工藝下,在鋁、硅界面形成鋁硅合金。此外,預(yù)先沉積一層阻擋層(比如氮化鈦)也能夠解決這一問題。
結(jié)“穿通”現(xiàn)象
鋁銅合金
鋁作為一種多晶材料,其內(nèi)部由眾多單晶粒組合而成。當(dāng)鋁被用于互連時(shí),存在一個(gè)不可忽視的弊端,即電遷移現(xiàn)象。從下圖中能夠清晰看到,在大電流密度的環(huán)境下,電子與晶粒中的鋁原子頻繁碰撞,這會(huì)使得鋁原子逐步發(fā)生移動(dòng)。隨著鋁原子的移動(dòng),空洞逐漸產(chǎn)生,進(jìn)而導(dǎo)致鋁連線不斷變薄,甚至有可能引發(fā)斷路故障。就算暫時(shí)沒有出現(xiàn)空洞,剩余部分也會(huì)因電流分布變化而形成更高的電流密度,如此一來,會(huì)進(jìn)一步加劇電遷移現(xiàn)象的發(fā)生,最終還是會(huì)導(dǎo)致線路斷開。另外,鋁原子移動(dòng)到其他區(qū)域后,會(huì)堆積起來形成小丘。這些小丘可能會(huì)造成相鄰的原本不導(dǎo)通的連線之間發(fā)生短路。由此可見,鋁的電遷移現(xiàn)象嚴(yán)重威脅芯片的可靠性,即便在短時(shí)間內(nèi)芯片能夠正常工作,但隨著時(shí)間的推移,大概率還是會(huì)出現(xiàn)問題。
鋁的電遷現(xiàn)象
在超大規(guī)模集成電路中,問題更為突出。芯片溫度會(huì)隨著電流密度的增大而升高,而這兩個(gè)因素 —— 較高的溫度和大電流密度,都會(huì)使得芯片中的鋁金屬更容易出現(xiàn)電遷移現(xiàn)象。為了解決這一棘手的問題,通常會(huì)采用向鋁中摻入少量銅的方法,使用鋁銅合金來作為金屬互連線。當(dāng)鋁和銅形成合金,并且銅含量保持在 0.5% 左右時(shí),連線中的電遷移現(xiàn)象能夠得到有效的抑制。在這種情況下,銅就如同膠水一般,將鋁內(nèi)部的各個(gè)小晶粒緊密地黏合在一起,從而有效阻止它們隨意移動(dòng),保障了芯片互連線路的穩(wěn)定性和可靠性。
銅
在集成電路工藝持續(xù)進(jìn)步的大背景下,芯片集成度呈現(xiàn)出飛速提升的態(tài)勢,金屬互連布線的層數(shù)也在不斷增多。在這種發(fā)展趨勢下,傳統(tǒng)用作互連金屬的鋁,因其電阻率相對(duì)偏高,已經(jīng)難以滿足日益增長的技術(shù)需求,迫切需要一種擁有更低電阻率的金屬來替代它。就在這時(shí),銅以其獨(dú)特的優(yōu)勢進(jìn)入了人們的視線。將銅作為互連金屬材料,具有以下一系列突出優(yōu)點(diǎn):
1.更低的電阻率:在室溫環(huán)境下,銅的電阻率僅為 1.678μΩ?cm ,相較于鋁的 2.65μΩ?cm 有了大幅下降。這一特性能夠有效降低 RC 信號(hào)的延遲時(shí)間,進(jìn)而顯著提高芯片的運(yùn)行速度,使得芯片能夠在更短的時(shí)間內(nèi)處理更多的數(shù)據(jù)。
2.更高的集成度:由于銅的使用允許采用更窄的線寬,這就使得芯片在有限的空間內(nèi)能夠容納更多的電路元件。舉例來說,原本使用鋁作為互連金屬時(shí),每平方毫米只能容納 1000 個(gè)電路元件,而換成銅之后,同樣面積下可以容納 1500 個(gè)甚至更多。集成度的提升,不僅可以減少所需的金屬層數(shù),還能優(yōu)化芯片的整體結(jié)構(gòu),降低芯片的制造成本。
3.更好的抗電遷移性能:與鋁不同,銅在正常工作條件下幾乎不存在電遷移問題。電遷移是指在大電流密度的作用下,金屬原子會(huì)發(fā)生移動(dòng),從而導(dǎo)致金屬連線變薄甚至斷裂。而銅不存在這個(gè)問題,這極大地提高了芯片的可靠性,減少了因電遷移導(dǎo)致的故障風(fēng)險(xiǎn),延長了芯片的使用壽命。
4.更小的功耗:隨著銅線寬的減小,器件在運(yùn)行過程中的功耗也隨之降低。這不僅有助于延長芯片的使用壽命,還能提高能源利用效率,符合當(dāng)前綠色環(huán)保的發(fā)展理念。例如,在一些移動(dòng)設(shè)備中,采用銅作為互連金屬后,電池的續(xù)航時(shí)間得到了明顯提升。
5.更少的工藝步驟數(shù):通過采用新穎的銅雙大馬士革工藝(詳細(xì)流程將在 7.5 節(jié)進(jìn)行詳細(xì)介紹),可以同步完成通孔和互連的制作。這種創(chuàng)新工藝能夠使工藝步驟數(shù)減少 20% - 30% ,大大提高了生產(chǎn)效率,降低了生產(chǎn)成本,為大規(guī)模生產(chǎn)提供了有力支持。
盡管銅具備諸多優(yōu)點(diǎn),但在實(shí)際應(yīng)用過程中,人們還是遇到了一些挑戰(zhàn):
1.擴(kuò)散與金屬沾污問題:銅具有較強(qiáng)的擴(kuò)散能力,能夠迅速進(jìn)入氧化硅和硅材料中,進(jìn)而導(dǎo)致嚴(yán)重的金屬沾污現(xiàn)象。一旦銅進(jìn)入有源區(qū),就會(huì)對(duì)器件造成不可逆的損壞,使得芯片無法正常工作。比如,在一些高端芯片制造過程中,由于銅的擴(kuò)散問題,導(dǎo)致芯片的良品率大幅下降。
2.刻蝕難題:常規(guī)的等離子體刻蝕工藝并不適用于銅,很難通過這種刻蝕方式得到精確的銅圖案。這給芯片制造過程中的圖形化工藝帶來了極大的困難,增加了芯片制造的難度和成本。
3.氧化問題:銅在空氣中容易被氧氣氧化,而且氧化銅無法形成有效的保護(hù)層來阻止銅的進(jìn)一步氧化。這不僅會(huì)影響銅的性能,還可能對(duì)芯片的整體穩(wěn)定性產(chǎn)生負(fù)面影響,降低芯片的可靠性。
面對(duì)這些挑戰(zhàn),科研人員和工程師們積極探索解決方案,最終找到了一系列行之有效的對(duì)策:
1.擴(kuò)散阻擋:為了阻止銅的擴(kuò)散,在進(jìn)行銅工藝之前,先沉積一層阻擋層,如鉭和氮化鉭。這些阻擋層能夠有效地阻擋銅的擴(kuò)散,保護(hù)芯片中的其他材料不被銅污染。在與源、漏和柵區(qū)接觸時(shí),依然采用傳統(tǒng)的鎢塞,從根本上杜絕了銅沾污硅的問題。
2.圖形化工藝創(chuàng)新:針對(duì)銅不易被刻蝕成圖形的特性,人們采用了一種全新的圖形化工藝。先刻蝕介質(zhì)層,然后再將銅鑲嵌其中,巧妙地避開了直接刻蝕銅的難題,成功得到了所需的銅圖形結(jié)構(gòu)。這種創(chuàng)新工藝不僅解決了銅的刻蝕問題,還提高了圖形的精度和質(zhì)量。
3.氧化防護(hù):在制作最上層的金屬時(shí),仍然選用傳統(tǒng)的鋁基金屬。這是因?yàn)殇X表面氧化后會(huì)形成一層致密的氧化鋁保護(hù)膜,能夠有效地保護(hù)下面的金屬,防止其繼續(xù)被氧化。例如,在一些電子設(shè)備的外殼中,采用鋁基金屬作為表面材料,既美觀又能保護(hù)內(nèi)部的電子元件。
下表總結(jié)了鋁和銅的特性以及工藝特點(diǎn)。
鋁、銅的特性及工藝特點(diǎn)對(duì)比
硅化物
除了鋁和銅,硅化物(silicide)在集成電路中也有著重要的應(yīng)用。硅化物是硅與難熔金屬發(fā)生化學(xué)反應(yīng)后形成的一種具有熱穩(wěn)定性的金屬化合物。硅化物之所以備受關(guān)注,是因?yàn)樗哂休^低的電阻率,這對(duì)于減小源漏和柵區(qū)硅的接觸電阻起著至關(guān)重要的作用,能夠顯著提升芯片的性能。常用來形成硅化物的金屬有鈦、鈷、鎢等,它們及其他硅化物的特性如下表所示,這些特性為芯片制造工藝的選擇和優(yōu)化提供了重要依據(jù)。
硅化物的特性
在硅材料表面對(duì)金屬進(jìn)行加熱處理,以此形成符合預(yù)期的電接觸界面,這一界面被稱作歐姆接觸(如下圖所示),而整個(gè)工藝過程則被叫做燒結(jié)或者退火。在當(dāng)下的芯片設(shè)計(jì)領(lǐng)域,現(xiàn)代工藝常常利用難熔金屬與硅片上暴露出來的源區(qū)、漏區(qū)以及多晶硅柵極發(fā)生化學(xué)反應(yīng),從而生成硅化物。這種技術(shù)被命名為自對(duì)準(zhǔn)硅化物技術(shù),其獨(dú)特之處在于這些難熔金屬僅會(huì)與硅或者多晶硅發(fā)生反應(yīng),而不會(huì)和二氧化硅產(chǎn)生反應(yīng)。正因如此,生成的硅化物能夠精準(zhǔn)地與源區(qū)、漏區(qū)以及柵極實(shí)現(xiàn)對(duì)準(zhǔn),極大地提升了接觸的精準(zhǔn)度。自對(duì)準(zhǔn)硅化物技術(shù)提供了一種能夠有效降低接觸電阻、增強(qiáng)附著穩(wěn)固性以及構(gòu)建穩(wěn)定接觸結(jié)構(gòu)的工藝方案,對(duì)于提高芯片性能有著不可或缺的作用。
歐姆接觸
常見的硅化物包含鈦 - 硅(TiSi?)、鈷 - 硅(CoSi?)、鎢 - 硅(WSi?)、鉭 - 硅(TaSi?)、鉬 - 硅(MoSi?)、鉑 - 硅(PtSi) 等。當(dāng)難熔金屬與多晶硅發(fā)生反應(yīng)生成的硅化物,我們將其稱為多晶硅化物。值得注意的是,多晶硅化物的電阻率相較于多晶硅要低出許多。倘若直接采用摻雜多晶硅來作為柵電極,由于其具有較高的電阻率,大約為 500μΩ?cm ,這必然會(huì)導(dǎo)致 RC 延遲顯著增加,進(jìn)而影響芯片的運(yùn)行速度和性能。所以,必須借助多晶硅化物來降低電阻率,減少 RC 延遲,以滿足芯片對(duì)于高性能的需求。
金屬填充塞
金屬填充塞在集成電路中扮演著連接不同金屬層,或者連接第一層金屬與硅的重要角色,它是一種金屬填充物。在早期的集成電路制造中,曾經(jīng)使用鋁作為金屬填充塞的材料。然而,隨著器件尺寸不斷朝著更小的方向發(fā)展,鋁電遷移的問題逐漸凸顯。如下圖所示,鋁電遷移會(huì)造成空洞,而這些空洞極有可能引發(fā)斷路風(fēng)險(xiǎn),嚴(yán)重影響集成電路的穩(wěn)定性和可靠性。
鋁電遷移造成的空洞
鑒于鎢(W)擁有極高的熔點(diǎn),即使處于高電流密度的工作環(huán)境下,其擴(kuò)散率依舊很低,不會(huì)像鋁那樣產(chǎn)生空洞和小丘,也不存在電遷移現(xiàn)象。此外,鎢還具備出色的臺(tái)階覆蓋能力以及在高深寬比間隙中的填充能力。基于這些優(yōu)勢,鎢常常被用作第一層金屬與下方硅之間的連接材料,這種連接結(jié)構(gòu)被稱為鎢塞(如下圖所示) 。在銅雙大馬士革工藝問世之前,鎢也是連接不同金屬連線的優(yōu)先選擇材料。鎢屬于難熔材料,它的熔點(diǎn)高達(dá) 3417℃,在 20℃時(shí),其體電阻率為 52.8μΩ?cm。
CMOS器件中的鎢塞
鎢塞的制作工藝有著嚴(yán)謹(jǐn)?shù)牧鞒蹋菏紫纫M(jìn)行氧化硅的沉積操作,并將其表面處理至平坦?fàn)顟B(tài);接著通過光刻和刻蝕技術(shù),精確地形成接觸孔的圖案;隨后沉積一層阻擋層,用于防止后續(xù)工藝中材料之間的相互干擾;最后進(jìn)行鎢的淀積,并再次進(jìn)行平坦化處理,以確保整個(gè)結(jié)構(gòu)的平整和穩(wěn)定。
阻擋層金屬
阻擋層金屬,從其名稱便可以理解,它是用于阻擋金屬擴(kuò)散的其他金屬或者金屬化合物。在進(jìn)行金屬淀積或者制作金屬塞之前,通常都需要先沉積一薄層阻擋層金屬,目的是防止上下層材料相互混合,避免對(duì)集成電路的性能產(chǎn)生不良影響。
對(duì)于阻擋層金屬,有著多方面嚴(yán)格的要求。除了需要具備卓越的阻擋擴(kuò)散能力之外,還應(yīng)當(dāng)具備抗電遷移的性能,以保證在電流作用下自身結(jié)構(gòu)的穩(wěn)定性;具備抗侵蝕能力,能夠抵御外界環(huán)境和工藝過程中的各種侵蝕;具備抗氧化能力,防止在空氣中被氧化而影響性能;要有良好的附著特性,確保與其他材料緊密結(jié)合;擁有高導(dǎo)電率,保障電流的順暢傳輸;具有很低的歐姆接觸電阻,減少接觸電阻帶來的能量損耗;并且要求它在高溫環(huán)境下依然能夠保持良好的穩(wěn)定性,不發(fā)生性能劣化。例如,在沉積鎢之前,常常會(huì)先沉積氮化鈦(TiN)和鈦(Ti)作為阻擋層和促黏層,以滿足上述各項(xiàng)要求。在沉積銅之前,一般會(huì)預(yù)先沉積氮化鉭和鉭作為阻擋層(如下圖所示) 。氮化鉭具有電阻率低、熔點(diǎn)高、界面穩(wěn)定、晶格和晶界擴(kuò)散的激活能高等一系列優(yōu)異的性能,使其成為當(dāng)前制備銅擴(kuò)散阻擋層的首選材料,為銅在集成電路中的應(yīng)用提供了可靠的保障。
阻擋層金屬
END 轉(zhuǎn)載內(nèi)容僅代表作者觀點(diǎn) 不代表中國科學(xué)院半導(dǎo)體所立場
編輯:小帥 責(zé)編:六塊錢的魚 投稿郵箱:weixin@semi.ac.cn 往期推薦 1.半導(dǎo)體所在仿生覆蓋式神經(jīng)元模型及學(xué)習(xí)方法研究方面取得進(jìn)展 2.半導(dǎo)體所在反型結(jié)構(gòu)鈣鈦礦太陽能電池方面取得重要進(jìn)展 3.芯片為什么用銅作為互聯(lián)金屬? 4.關(guān)于芯片的7nm到底是個(gè)啥 5.硅基集成光量子芯片技術(shù) 6.量子反常霍爾效應(yīng)有多反常?或?qū)硐乱淮涡畔⒓夹g(shù)革命!
原文標(biāo)題:集成電路工藝中的金屬
文章出處:【微信公眾號(hào):中科院半導(dǎo)體所】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
-
集成電路
+關(guān)注
關(guān)注
5420文章
11954瀏覽量
367168 -
芯片制造
+關(guān)注
關(guān)注
10文章
676瀏覽量
29525 -
金屬
+關(guān)注
關(guān)注
1文章
615瀏覽量
24623
原文標(biāo)題:集成電路工藝中的金屬
文章出處:【微信號(hào):bdtdsj,微信公眾號(hào):中科院半導(dǎo)體所】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
中國集成電路大全 接口集成電路
概倫電子集成電路工藝與設(shè)計(jì)驗(yàn)證評(píng)估平臺(tái)ME-Pro介紹

CMOS集成電路的基本制造工藝

淺談集成電路設(shè)計(jì)中的標(biāo)準(zhǔn)單元
集成電路設(shè)計(jì)中靜態(tài)時(shí)序分析介紹
集成電路外延片詳解:構(gòu)成、工藝與應(yīng)用的全方位剖析

集成電路新突破:HKMG工藝引領(lǐng)性能革命

語音集成電路是指什么意思
集成電路工藝學(xué)習(xí)之路:從零基礎(chǔ)到專業(yè)水平的蛻變

評(píng)論