概述
MAX9321B是一種低扭曲、差分接收器/驅動器，設計用于時鐘和數據分配。差分輸入經過調整后，可以允許單端輸入，只需將片上VBB電源接到一個輸入端作為參考電壓即可。

MAX9321B具有超低傳輸延遲(172ps)、20ps的器件至器件扭曲以及最大24mA的電源電流等特性，使其尤其適合于時鐘緩沖或中繼。為與差分PECL和LVPECL信號接口，該器件工作于+3.0V至+5.5V的電源電壓，能夠實現在3.3V或5.0V標稱電壓系統中，進行高性能的時鐘或數據分配。而對于差分ECL和LVECL工作方式，該器件工作于-3.0V至-5.5V的電源電壓。

MAX9321B提供工業標準的8引腳SO和TSSOP封裝。
數據表：*附件：MAX9321B差分PECL ECL LVPECL LVECL接收器 驅動器技術手冊.pdf

應用

• 低抖動數據中繼器
• 精密時鐘緩沖器

特性

• 改進的MC10EP16D代用產品
• +3.0V至+5.5V差分PECL/LVPECL工作方式
• -3.0V至-5.5V差分ECL/LVECL工作方式
• 17mA的低電源電流
• 20ps的器件至器件扭曲
• 172ps的傳輸延遲
• 3GHz時最小輸出300mV
• 輸入開路時，輸出為低電平

• 2kV的ESD保護(人體模型)

• 用于單端輸入的片上基準電壓

引腳圖

詳細說明

MAX9321B低偏斜差分接收器/驅動器專為差分時鐘和數據分配而設計，適用于PECL/LVPECL信號接口。該器件在+3.0V至+5.5V電源范圍內工作，可實現高性能時鐘和數據分配，系統電源標稱值為3.3V或5V。對于差分ECL/LVECL工作模式，該器件采用-3.0V至-5.5V電源供電。

輸入

差分輸入可配置為接受單端輸入。這是通過連接片內參考電壓VBB來實現的，以此作為參考。例如，將差分輸入轉換為非反相單端輸入時，需將VBB連接到D?，并將單端輸入連接到D。而將其轉換為反相單端輸入時，則需將VBB連接到D，并將單端輸入連接到D? 。

使用VBB參考輸出時，需用一個0.01μF陶瓷電容將其旁路到VCC。如果不使用VBB參考，也可使用其他源，如0.5mA電流源。但同一器件上的輸入只能使用VBB作為參考。

差分輸入從D到D? 的最大電壓為3.0V。此限制也適用于差分輸入與單端輸入之間的電壓差。

差分輸入具有偏置電阻，當輸入開路時，會將輸出驅動為差分低電平。反相輸入端由50kΩ上拉至VCC和100kΩ下拉至VEE的電阻進行偏置。非反相輸入端由60kΩ上拉至VCC和60kΩ下拉至VEE的電阻進行偏置。

差分輸入的高低電壓（VIH_D和VIL_D ）以及差分輸入電壓（VIH_D - VIL_D ）的規格需同時滿足（VIL_D不能高于VIH_D ）。

輸出

輸出電平參考VCC和VEE ，具體取決于PECL/LVPECL或ECL/VECL的電平。使用VCC連接到正電源、VEE連接到GND的PECL/LVPECL時，輸出為ECL/VECL；當VCC連接到GND、VEE連接到負電源時，輸出為ECL/VECL。

至少為VBB ±100mV的單端輸入，或至少為±100mV的差分輸入，會在“電氣特性”表中規定的電壓電平下切換輸出。

應用信息

電源旁路 ：用表面貼裝的0.1μF和0.01μF高頻陶瓷電容將VCC旁路到VEE，盡可能靠近器件放置，0.1μF電容靠近器件，使用多個接地過孔實現低電感。使用VBB參考輸出時，用0.01μF陶瓷電容將其旁路到VCC（如果不使用VBB參考，該電容可省略）。

走線 ：輸入和輸出走線特性會影響MAX9321B的性能。將差分輸入或輸出的每條信號走線的特性阻抗匹配為50Ω。盡量減少過孔數量，以防止阻抗不連續。通過保持550Ω特性阻抗來減少反射，這可通過連接器和走線實現。

典型操作特性