DS92LV18 18 位總線 LVDS 串行器/解串器 - 15-66 MHz

數(shù)據(jù)： DS92LV18 18-Bit Bus LVDS Serializer/Deserializer - 15-66 MHz 數(shù)據(jù)表

描述

DS92LV18串行器/解串器（SERDES）對透明地將18位并行總線轉(zhuǎn)換為帶有嵌入式時鐘信息的BLVDS串行流。通過消除并行數(shù)據(jù)和時鐘路徑之間的偏差問題，這種單串行流簡化了在PCB走線和電纜上傳輸18位或更少的總線。它通過縮小數(shù)據(jù)路徑來節(jié)省系統(tǒng)成本，從而減少PCB層，電纜寬度，連接器尺寸和引腳。

此SERDES對包括內(nèi)置系統(tǒng)和器件測試功能。線路環(huán)回功能使用戶能夠檢查發(fā)送器和接收器的串行數(shù)據(jù)傳輸路徑的完整性，同時將串行數(shù)據(jù)反序列化為接收器輸出端的并行數(shù)據(jù)。本地環(huán)回功能使用戶能夠從本地并行總線端檢查收發(fā)器的完整性。

DS92LV18在高速I /O上集成了修改后的BLVDS信令。 BLVDS提供低功耗和低噪聲環(huán)境，可通過串行傳輸路徑可靠地傳輸數(shù)據(jù)。通過差分數(shù)據(jù)路徑的相等和相反的電流通過將產(chǎn)生的邊緣場耦合在一起來控制EMI。

特性

15-66 MHz 18：1/1：18串行器/解串器（2.376 Gbps全雙工吞吐量）
獨立具有獨立時鐘，使能和掉電引腳的發(fā)送器和接收器操作
熱插拔保護（上電高阻抗）和同步（接收器鎖定為隨機數(shù)據(jù)）
寬±5％使用本地生成的時鐘進行簡單系統(tǒng)設(shè)計的參考時鐘頻率容差
線路和本地環(huán)回模式
背板和電纜上的魯棒BLVDS串行傳輸，以實現(xiàn)低EMI
無需外部編碼
內(nèi)部PLL，無需外部PLL元件
單+ 3.3V電源
低功耗：90mA（典型值）發(fā)送器，100mA（（典型值）66 MHz，PRBS-15模式
±100 mV接收器輸入閾值
鎖定檢測和報告引腳丟失
工業(yè)-40至+85 °C溫度范圍
＆gt; 2.0kV HBM ESD
緊湊型標準80引腳LQFP封裝

所有商標均為其各自所有者的財產(chǎn)。

參數(shù) 與其它產(chǎn)品相比?SerDes/信道鏈路

?
Protocols
Function
Parallel Bus Width (bits)
Compression Ratio
ESD (kV)
Input Compatibility
Output Compatibility
Supply Voltage(s) (V)
Data Throughput (Mbps)
Rating
Operating Temperature Range (C)
Package Group
Package Size: mm2:W x L (PKG)
Pin/Package
?

DS92LV18
Channel-Link I ? ?
SerDes ? ?
18 ? ?
18 to 1 ? ?
2 ? ?
LVTTL BLVDS ? ?
LVDS BLVDS LVTTL ? ?
3.3 ? ?
2376 ? ?
Catalog ? ?
-40 to 85 ? ?
LQFP ? ?
80LQFP: 196 mm2: 14 x 14(LQFP) ? ?
80LQFP ? ?