完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > 亞穩(wěn)態(tài)
文章:37個(gè) 瀏覽:13477次 帖子:5個(gè)
在數(shù)字電路的設(shè)計(jì)與實(shí)現(xiàn)中,亞穩(wěn)態(tài)是一個(gè)不可忽視的現(xiàn)象。它可能由多種因素引發(fā),對(duì)電路的穩(wěn)定性和可靠性產(chǎn)生嚴(yán)重影響。本文將深入探討數(shù)字電路中亞穩(wěn)態(tài)的概念、產(chǎn)...
2024-05-21 標(biāo)簽:數(shù)字電路亞穩(wěn)態(tài) 2035 0
數(shù)字電路中的亞穩(wěn)態(tài)產(chǎn)生原因
亞穩(wěn)態(tài)是指觸發(fā)器的輸入信號(hào)無(wú)法在規(guī)定時(shí)間內(nèi)達(dá)到一個(gè)確定的狀態(tài),導(dǎo)致輸出振蕩,最終會(huì)在某個(gè)不確定的時(shí)間產(chǎn)生不確定的輸出,可能是0,也可能是1,導(dǎo)致輸出結(jié)果不可靠。
FPGA設(shè)計(jì)中的亞穩(wěn)態(tài)解析
說(shuō)起亞穩(wěn)態(tài),首先我們先來(lái)了解一下什么叫做亞穩(wěn)態(tài)。亞穩(wěn)態(tài)現(xiàn)象:信號(hào)在無(wú)關(guān)信號(hào)或者異步時(shí)鐘域之間傳輸時(shí)導(dǎo)致數(shù)字器件失效的一種現(xiàn)象。
2023-09-19 標(biāo)簽:fpgaFPGA設(shè)計(jì)信號(hào) 2331 0
亞穩(wěn)態(tài)理論知識(shí) 如何減少亞穩(wěn)態(tài)
亞穩(wěn)態(tài)(Metastability)是由于輸入信號(hào)違反了觸發(fā)器的建立時(shí)間(Setup time)或保持時(shí)間(Hold time)而產(chǎn)生的。建立時(shí)間是指在...
數(shù)字設(shè)計(jì)中常見(jiàn)的CDC問(wèn)題
在數(shù)字系統(tǒng)級(jí)別的時(shí)鐘域交叉(CDC)中,亞穩(wěn)態(tài)傳播問(wèn)題是一個(gè)重要的挑戰(zhàn)。在這個(gè)問(wèn)題中,由于時(shí)序差異,信號(hào)在觸發(fā)器之間的傳輸可能會(huì)導(dǎo)致亞穩(wěn)態(tài)值的產(chǎn)生和傳播...
FPGA設(shè)計(jì)攔路虎之亞穩(wěn)態(tài)度決定一切
亞穩(wěn)態(tài)這種現(xiàn)象是不可避免的,哪怕是在同步電路中也有概率出現(xiàn),所以作為設(shè)計(jì)人員,我們能做的是減少亞穩(wěn)態(tài)發(fā)生的概率。
2023-08-03 標(biāo)簽:fpgaFPGA設(shè)計(jì)MTBF 504 0
本系列整理數(shù)字系統(tǒng)設(shè)計(jì)的相關(guān)知識(shí)體系架構(gòu),為了方便后續(xù)自己查閱與求職準(zhǔn)備。對(duì)于FPGA和ASIC設(shè)計(jì)中,D觸發(fā)器是最常用的器件,也可以說(shuō)是時(shí)序邏輯的核心...
FPGA入門(mén)之復(fù)位電路設(shè)計(jì)
前面在時(shí)序分析中提到過(guò)亞穩(wěn)態(tài)的概念,每天學(xué)習(xí)一點(diǎn)FPGA知識(shí)點(diǎn)(9)之時(shí)序分析并且在電路設(shè)計(jì)中如果不滿足Tsu(建立時(shí)間)和Th(保持時(shí)間),很容易就出...
2023-05-25 標(biāo)簽:fpga亞穩(wěn)態(tài)復(fù)位電路 2128 0
什么是亞穩(wěn)態(tài)?如何克服亞穩(wěn)態(tài)?
亞穩(wěn)態(tài)在電路設(shè)計(jì)中是常見(jiàn)的屬性現(xiàn)象,是指系統(tǒng)處于一種不穩(wěn)定的狀態(tài),雖然不是平衡狀態(tài),但可在短時(shí)間內(nèi)保持相對(duì)穩(wěn)定的狀態(tài)。對(duì)工程師來(lái)說(shuō),亞穩(wěn)態(tài)的存在可以帶來(lái)...
2023-05-18 標(biāo)簽:電路設(shè)計(jì)熱處理亞穩(wěn)態(tài) 5483 0
FPGA設(shè)計(jì)的D觸發(fā)器與亞穩(wěn)態(tài)
本系列整理數(shù)字系統(tǒng)設(shè)計(jì)的相關(guān)知識(shí)體系架構(gòu),為了方便后續(xù)自己查閱與求職準(zhǔn)備。對(duì)于FPGA和ASIC設(shè)計(jì)中,D觸發(fā)器是最常用的器件,也可以說(shuō)是時(shí)序邏輯的核心...
2023-05-12 標(biāo)簽:fpgaFPGA設(shè)計(jì)反相器 2447 0
FPGA系統(tǒng)中三種方法減少亞穩(wěn)態(tài)的產(chǎn)生
在基于FPGA的數(shù)字系統(tǒng)設(shè)計(jì)中,異步時(shí)序是指時(shí)序邏輯電路內(nèi)部寄存器的時(shí)鐘來(lái)自兩個(gè)及以上的時(shí)鐘源,如圖1所示,而且時(shí)鐘源之間沒(méi)有確定的相位關(guān)系。相應(yīng)地,把...
跨時(shí)鐘域的亞穩(wěn)態(tài)的應(yīng)對(duì)措施
即使 “打兩拍”能阻止“亞穩(wěn)態(tài)的傳遞”,但亞穩(wěn)態(tài)導(dǎo)致后續(xù)FF sample到的值依然不一定是符合預(yù)期的值,那 “錯(cuò)誤的值” 難道不依然會(huì)向后傳遞,從而造...
2022-10-19 標(biāo)簽:元器件亞穩(wěn)態(tài)時(shí)鐘域 1565 0
亞穩(wěn)態(tài)與設(shè)計(jì)可靠性的關(guān)系
亞穩(wěn)態(tài)是我們?cè)谠O(shè)計(jì)經(jīng)常遇到的問(wèn)題。這個(gè)錯(cuò)誤我在很多設(shè)計(jì)中都看到過(guò)。有人可能覺(jué)得不以為然,其實(shí)你現(xiàn)在沒(méi)有遇到問(wèn)題只能說(shuō)明。
2022-10-10 標(biāo)簽:數(shù)字電路亞穩(wěn)態(tài)可靠性 936 0
亞穩(wěn)態(tài)產(chǎn)生原因、危害及消除方法
亞穩(wěn)態(tài)問(wèn)題是數(shù)字電路中很重要的問(wèn)題,因?yàn)楝F(xiàn)實(shí)世界是一個(gè)異步的世界,所以亞穩(wěn)態(tài)是無(wú)法避免的,并且亞穩(wěn)態(tài)應(yīng)該也是面試常考的考點(diǎn)。
2022-09-07 標(biāo)簽:存儲(chǔ)器數(shù)字電路亞穩(wěn)態(tài) 1.0萬(wàn) 0
數(shù)字電路中何時(shí)會(huì)發(fā)生亞穩(wěn)態(tài)
亞穩(wěn)態(tài)問(wèn)題是數(shù)字電路中很重要的問(wèn)題,因?yàn)楝F(xiàn)實(shí)世界是一個(gè)異步的世界,所以亞穩(wěn)態(tài)是無(wú)法避免的,并且亞穩(wěn)態(tài)應(yīng)該也是面試常考的考點(diǎn)。
2022-09-07 標(biāo)簽:數(shù)字電路亞穩(wěn)態(tài) 639 0
在同步系統(tǒng)中,數(shù)據(jù)始終相對(duì)于時(shí)鐘具有固定的關(guān)系 當(dāng)該關(guān)系滿足設(shè)備的建立和保持要求時(shí),輸出將在其指定的傳播延遲時(shí)間內(nèi)進(jìn)入有效狀態(tài)。
FPGA中復(fù)位電路的亞穩(wěn)態(tài)技術(shù)詳解
只要系統(tǒng)中有異步元件,亞穩(wěn)態(tài)就是無(wú)法避免的,亞穩(wěn)態(tài)主要發(fā)生在異步信號(hào)檢測(cè)、跨時(shí)鐘域信號(hào)傳輸以及復(fù)位電路等常用設(shè)計(jì)中。
2020-09-30 標(biāo)簽:fpga寄存器亞穩(wěn)態(tài) 3985 0
如何解決觸發(fā)器亞穩(wěn)態(tài)問(wèn)題?
亞穩(wěn)態(tài)是指觸發(fā)器無(wú)法在某個(gè)規(guī)定時(shí)間段內(nèi)達(dá)到一個(gè)可確認(rèn)的狀態(tài)。
2018-09-22 標(biāo)簽:觸發(fā)器亞穩(wěn)態(tài) 9442 0
關(guān)于FPGA基礎(chǔ)知識(shí)的一些科普問(wèn)答
同步時(shí)序邏輯電路的特點(diǎn):各觸發(fā)器的時(shí)鐘端全部連接在一起,并接在系統(tǒng)時(shí)鐘端,只有當(dāng)時(shí)鐘脈沖到來(lái)時(shí),電路的狀態(tài)才能改變。改變后的狀態(tài)將一直保持到下一個(gè)時(shí) 鐘...
2018-07-06 標(biāo)簽:fpga觸發(fā)器亞穩(wěn)態(tài) 3120 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |