前段集成工藝（FEOL）-4
補償側墻 （Offset Spacer）和n/p 輕摻雜漏極 (n/ pLDD)工藝
補償側墻和 n/p 輕摻雜漏極工藝示意圖如圖所示。
首先沉積一薄層氮化硅或氮氧化硅（通常約2nm），然后進行回刻蝕（etch-Back)，在柵的側壁上形成一個薄層側墻(Spacer)。在補償側墻刻蝕后，剩下的氧化層厚度約為 2nm。 在硅表面保留的這一層氧化層，在后續每步工藝中將發揮重要的保護作用。補償側墻用于隔開和補償由于 LDD 離子注入（為了減弱短溝道效應）引起的橫向擴散，對于 45nm/28nm 或更先進的節點，這一步是必要的。 然后分別對n-MOS和 p-MOS 進行輕摻雜漏極（LDD）離子注入。完成離子注入后，用尖峰退火(Spike Anneal)技術去除缺陷并激活 LDD 注入的雜質。nLDD 和pLDD離子注入的順序、能量、劑量，以及尖峰退火或 RTA 的溫度，對晶體管的性能都有重要的影響。
審核編輯 ：李倩
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
LDD
+關注
關注
0文章
13瀏覽量
12882 -
氧化層
+關注
關注
0文章
4瀏覽量
5734
原文標題：前段集成工藝（FEOL）-4
文章出處：【微信號：Semi Connect，微信公眾號：Semi Connect】歡迎添加關注！文章轉載請注明出處。
發布評論請先 登錄
相關推薦
熱點推薦
CMOS超大規模集成電路制造工藝流程的基礎知識
本節將介紹 CMOS 超大規模集成電路制造工藝流程的基礎知識，重點將放在工藝流程的概要和不同工藝步驟對器件及電路性能的影響上。
概倫電子集成電路工藝與設計驗證評估平臺ME-Pro介紹
ME-Pro是概倫電子自主研發的用于聯動集成電路工藝與設計的創新性驗證評估平臺，為集成電路設計、CAD、工藝開發、SPICE模型和PDK專業從業人員提供了一個共用平臺。
CMOS集成電路的基本制造工藝
本文主要介紹CMOS集成電路基本制造工藝，特別聚焦于0.18μm工藝節點及其前后的變化，分述如下：前段工序（FrontEnd）；0.18μmCMOS
集成電路工藝中的金屬介紹
本文介紹了集成電路工藝中的金屬。 集成電路工藝中的金屬 概述 在芯片制造領域，金屬化這一關鍵環節指的是在芯片表面覆蓋一層金屬。除了部分起到輔助作用的阻擋層和種子層金屬之外，在
集成電路新突破：HKMG工藝引領性能革命
Gate，簡稱HKMG）工藝。HKMG工藝作為現代集成電路制造中的關鍵技術之一，對提升芯片性能、降低功耗具有重要意義。本文將詳細介紹HKMG工藝的基本原理、分類
大馬士革銅互連工藝詳解
芯片制造可分為前段(FEOL)晶體管制造和后段(BEOL)金屬互連制造。后段工藝是制備導線將前段制造出的各個元器件串連起來連接各晶體管，并分配時鐘和其他信號，也為各種電子系統組件提供電
IMD4工藝是什么意思
IMD4 工藝是形成 TMV （Top Metal VIA，頂層金屬通孔）的介質隔離材料，同時IMD4 會隔離第三層金屬和頂層 AL金屬。IMD4 的材料也是 USG 和SiON材料。
晶合集成28納米邏輯工藝通過驗證
近日，晶合集成在新工藝研發領域取得了重要突破。在2024年第三季度，晶合集成成功通過了28納米邏輯芯片的功能性驗證，并順利點亮了TV，標志著其28納米制程技術又邁出了堅實的一步。
集成電路工藝學習之路：從零基礎到專業水平的蛻變
集成電路（IC）作為現代電子技術的核心，其制造工藝的復雜性和先進性直接決定了電子產品的性能和質量。對于有志于進入集成電路行業的學習者來說，掌握一系列基礎知識是至關重要的。本文將從半導體物理與器件
工商網監
評論