UCC2752x 系列器件是雙通道、高速、低側(cè)柵極驅(qū)動(dòng)器器件，能夠有效驅(qū)動(dòng) MOSFET 和 IGBT 電源開(kāi)關(guān)。UCC2752x 采用一種從本質(zhì)上就將擊穿電流降至最低的設(shè)計(jì)，可向容性負(fù)載提供高達(dá) 5A 拉電流和 5A 灌電流的高峰值電流脈沖，同時(shí)具有軌到軌驅(qū)動(dòng)能力和極小的傳播延遲（通常為 13ns）。此外，驅(qū)動(dòng)器具有兩個(gè)通道之間的匹配內(nèi)部傳播延遲。這些 delay 非常適合需要具有關(guān)鍵時(shí)序的雙柵極驅(qū)動(dòng)的 應(yīng)用，例如 synchronous rectifier。這還允許將兩個(gè)通道并聯(lián)，以有效地提高電流驅(qū)動(dòng)能力，或用一個(gè)輸入信號(hào)驅(qū)動(dòng)兩個(gè)并聯(lián)的開(kāi)關(guān)。輸入引腳閾值基于 TTL 和 CMOS 兼容的低電壓邏輯，該邏輯是固定的，獨(dú)立于 VDD 電源電壓。高閾值和低閾值之間的寬滯后提供了出色的抗噪性。
*附件：ucc27523.pdf

UCC2752x 系列提供三個(gè)標(biāo)準(zhǔn)邏輯選項(xiàng)的組合 — 雙反相、雙同相、一個(gè)反相和一個(gè)同相驅(qū)動(dòng)器。UCC27526 采用雙輸入設(shè)計(jì)，可為每個(gè)通道提供靈活的反相 （IN– 引腳） 和非反相 （IN+ 引腳） 配置。IN+ 或 IN– 引腳控制驅(qū)動(dòng)器輸出的狀態(tài)。未使用的 input 引腳用于 enable 和 disable 功能。為安全起見(jiàn)，UCC2752x 系列中所有器件的輸入引腳上的內(nèi)部上拉和下拉電阻器可確保在輸入引腳處于浮動(dòng)狀態(tài)時(shí)，輸出保持為低電平。UCC27523 和 UCC27525 器件具有使能引腳（ENA 和 ENB），可以更好地控制驅(qū)動(dòng)程序應(yīng)用程序的運(yùn)行。引腳在內(nèi)部上拉至 VDD 以實(shí)現(xiàn)高電平有效邏輯，并保持開(kāi)放狀態(tài)以進(jìn)行標(biāo)準(zhǔn)作。

UCC2752x 系列器件采用 SOIC-8 （D）、帶外露焊盤(pán) （DGN） 的 MSOP-8 封裝和帶外露焊盤(pán) （DSD） 的 3mm × 3mm WSON-8 封裝。UCC27526僅提供 3mm × 3mm WSON （DSD） 封裝。

特性

• 行業(yè)標(biāo)準(zhǔn)引腳布局
• 兩個(gè)獨(dú)立的柵極驅(qū)動(dòng)通道
• 5A 峰值拉電流和灌電流驅(qū)動(dòng)電流
• 每個(gè)輸出的獨(dú)立啟用功能
• TTL 和 CMOS 兼容邏輯閾值，與電源電壓無(wú)關(guān)
• 具有高抗噪能力的遲滯邏輯閾值
• 輸入和使能引腳電壓電平不受 VDD 引腳偏置電源電壓的限制
• 4.5V 至 18V 單電源范圍
• 在 VDD-UVLO 期間，輸出保持低電平（確保在上電和斷電時(shí)無(wú)毛刺運(yùn)行）
• 快速傳播延遲 （典型值為 13ns）
• 快速上升和下降時(shí)間（典型值為 7ns 和 6ns）
• 兩個(gè)通道之間的 1ns 典型延遲匹配
• 兩個(gè)輸出并聯(lián)，以實(shí)現(xiàn)更高的驅(qū)動(dòng)電流
• 當(dāng)輸入懸空時(shí)，輸出保持低電平
• PDIP （8）、SOIC （8）、MSOP （8） PowerPAD? 和 3mm × 3mm WSON-8 封裝選項(xiàng)
• 工作溫度范圍為 –40°C 至 140°C

參數(shù)

方框圖

一、產(chǎn)品概述

• ?型號(hào)?：UCC
• ?類(lèi)型?：雙通道、高速、低側(cè)柵極驅(qū)動(dòng)器
• ?特點(diǎn)?：
  • A峰值源和沉驅(qū)動(dòng)電流
  • 獨(dú)立使能功能（每個(gè)輸出通道）
  • TTL和CMOS兼容邏輯閾值（獨(dú)立于電源電壓）
  • 滯回邏輯閾值，增強(qiáng)噪聲免疫力
  • 輸入和使能引腳電壓水平不受VDD限制
  • .V至V單電源供電范圍
  • 輸出在VDD欠壓鎖定（UVLO）期間保持低電平
  • 快速傳播延遲（典型值ns）
  • 快速上升和下降時(shí)間（典型值7ns和ns）
  • 兩個(gè)通道之間ns的典型延遲匹配
  • 提供多種封裝選項(xiàng)：PDIP（8）、SOIC（）、MSOP（8）PowerPAD?和3mm × 3mm WSON-

二、應(yīng)用領(lǐng)域

• 開(kāi)關(guān)模式電源
• DC-DC轉(zhuǎn)換器
• 電機(jī)控制
• 太陽(yáng)能電源
• 新興寬帶隙功率器件（如GaN）的柵極驅(qū)動(dòng)

三、引腳配置與功能

• ?ENA/ENB?：使能輸入，用于控制每個(gè)通道的輸出
• ?INA/INB?：輸入引腳，控制相應(yīng)通道的輸出狀態(tài)
• ?GND?：地
• ?OUTA/OUTB?：輸出引腳，提供柵極驅(qū)動(dòng)電流
• ?VDD?：偏置電源輸入

四、電氣特性

• ?供電電壓范圍?：.V至V
• ?輸入閾值?：
  • 高電平閾值（VIN_H）：1.9V至.V
  • 低電平閾值（VIN_L）：1.0V至.V
  • 輸入遲滯：0.7V至.V
• ?使能閾值?：
  • 使能高閾值（VEN_H）：.V至2.3V
  • 使能低閾值（VEN_L）：.5V至.5V
  • 使能遲滯：.V至1.1V
• ?輸出特性?：
  • 峰值源/沉電流：±5A
  • 高電平輸出電壓（VOH）：接近VDD
  • 低電平輸出電壓（VOL）：接近GND
  • 輸出上拉電阻（ROH）：2.5Ω至.Ω
  • 輸出下拉電阻（ROL）：0.Ω至0.Ω

五、保護(hù)功能

• ?UVLO?：當(dāng)VDD電壓低于UVLO閾值時(shí)，輸出保持低電平，防止在電源上電和掉電時(shí)產(chǎn)生錯(cuò)誤操作。

六、設(shè)備功能模式

• ?正常模式?：輸出狀態(tài)取決于輸入引腳和使能引腳的狀態(tài)。
• ?UVLO模式?：當(dāng)VDD電壓低于UVLO閾值時(shí)，設(shè)備進(jìn)入U(xiǎn)VLO模式，輸出保持低電平。

七、典型應(yīng)用

• 提供了典型應(yīng)用電路圖，展示了如何使用UCC3驅(qū)動(dòng)MOSFET。
• 詳細(xì)描述了設(shè)計(jì)要求和設(shè)計(jì)過(guò)程，包括輸入輸出邏輯配置、使能功能、VDD偏置供電電壓、傳播延遲、驅(qū)動(dòng)電流和功率耗散等考慮因素。

八、布局指南

• 推薦將驅(qū)動(dòng)器設(shè)備盡可能靠近功率器件放置，以最小化高電流跡線的長(zhǎng)度。
• 推薦在VDD和GND之間放置低ESR和ESL電容器，并盡可能靠近IC。
• 最小化開(kāi)通和關(guān)斷電流回路的寄生電感。
• 提供了布局示例和熱考慮因素。