16日,三星電子宣布在基于EUV的高級節(jié)點方面取得了重大進展,包括7nm批量生產(chǎn)和6nm客戶流片,以及成功完成5nm FinFET工藝的開發(fā)。
三星電子宣布其5納米(nm)FinFET工藝技術的開發(fā)已經(jīng)完成,現(xiàn)在可以為客戶提供樣品。通過在其基于極紫外(EUV)的工藝產(chǎn)品中添加另一個尖端節(jié)點,三星再次證明了其在先進晶圓代工市場的領導地位。
與7nm相比,三星的5nm FinFET工藝技術將邏輯區(qū)域效率提高了25%,功耗降低了20%,性能提高了10%,從而使其能夠擁有更多創(chuàng)新的標準單元架構(gòu)。
除了從7nm到5nm的功率性能區(qū)域(PPA)改進之外,客戶還可以充分利用三星的高度復雜的EUV技術。與其前身一樣,5nm在金屬層圖案化中使用EUV光刻,并減少掩模層,同時提供更好的保真度。
5nm的另一個主要優(yōu)點是三星可以將所有7nm知識產(chǎn)權(quán)(IP)重用到5nm。因此,7nm客戶過渡到5nm將極大地受益于降低的遷移成本,預先驗證的設計生態(tài)系統(tǒng),從而縮短了他們的5nm產(chǎn)品開發(fā)。
三星Foundry與其“三星高級代工生態(tài)系統(tǒng)(SAFE)”合作伙伴密切合作,為三星5納米提供強大的設計基礎架構(gòu),包括工藝設計套件(PDK),設計方法(DM),電子設計自動化(EDA)工具和IP,此自2018年第四季度開始提供。另外,三星Foundry已經(jīng)開始向客戶提供5nm多工程晶圓(MPW)服務。
“成功完成5nm開發(fā),我們已經(jīng)證明了在基于EUV的節(jié)點中的能力,”三星電子制造業(yè)務執(zhí)行副總裁Charlie Bae說。“為響應客戶對先進工藝技術不斷增長的需求,以區(qū)分其下一代產(chǎn)品,我們繼續(xù)致力于加速基于EUV技術的批量生產(chǎn)。”
2018年10月,三星宣布準備并初步生產(chǎn)7nm工藝,這是其首個采用EUV光刻技術的工藝節(jié)點。該公司已提供業(yè)界首批基于EUV的新產(chǎn)品的商業(yè)樣品,并于今年初開始量產(chǎn)7nm工藝。
此外,三星正在與6nm的客戶合作,這是一個定制的基于EUV的工藝節(jié)點,并且已經(jīng)收到了其首款6nm芯片的產(chǎn)品錄像帶。
Bae強調(diào),“考慮到包括PPA和IP在內(nèi)的各種好處,三星基于EUV的先進節(jié)點預計將對5G,人工智能(AI),高性能計算(HPC)等新型創(chuàng)新應用有很高的需求,如汽車。利用我們強大的技術競爭力,包括我們在EUV光刻領域的領導地位,三星將繼續(xù)為客戶提供最先進的技術和解決方案。”
三星代工廠基于EUV的工藝技術目前正在韓國華城的S3生產(chǎn)線上生產(chǎn)。此外,三星將把其EUV產(chǎn)能擴大到華城的新EUV生產(chǎn)線,該生產(chǎn)線預計將在2019年下半年完成,并從明年開始增產(chǎn)。
-
三星電子
+關注
關注
34文章
15885瀏覽量
182242 -
EUV
+關注
關注
8文章
609瀏覽量
87081 -
FinFET工藝
+關注
關注
0文章
8瀏覽量
11273
發(fā)布評論請先 登錄
三星在4nm邏輯芯片上實現(xiàn)40%以上的測試良率
Cadence UCIe IP在Samsung Foundry的5nm汽車工藝上實現(xiàn)流片成功

千億美元打水漂,傳三星取消1.4nm晶圓代工工藝
千億美元打水漂,傳三星取消1.4nm晶圓代工工藝?
曝三星已量產(chǎn)第四代4nm芯片
三星否認重新設計1b DRAM
三星電子1c nm內(nèi)存開發(fā)良率里程碑推遲
三星1c nm DRAM開發(fā)良率里程碑延期
三星重啟1b nm DRAM設計,應對良率與性能挑戰(zhàn)
臺積電產(chǎn)能爆棚:3nm與5nm工藝供不應求
今日看點丨 2011億元!比亞迪單季營收首次超過特斯拉;三星將于2025年初引進High NA EUV光刻機
三星電子:18FDS將成為物聯(lián)網(wǎng)和MCU領域的重要工藝

評論