SN65LVDS95-Q1 汽車類 LVDS SERDES 收發(fā)器

數(shù)據(jù)： LVDS SERDES Transmitter 數(shù)據(jù)表

描述

SN65LVDS95 LVDS serdes（串行器/解串器）發(fā)送器包含三個7位并行負載串行移位寄存器，一個7×時鐘合成器和四個單個集成電路中的低壓差分信號（LVDS）線路驅(qū)動器。這些功能允許21位單端LVTTL數(shù)據(jù)通過4對平衡線導體同步傳輸，以便由兼容接收器（如SN65LVDS96）接收。

發(fā)送時，數(shù)據(jù)位D0至D20各自在輸入時鐘信號（CLKIN）的上升沿加載到SN65LVDS95的寄存器中。 CLKIN的頻率乘以七次，然后用于在7位片中串行卸載數(shù)據(jù)寄存器。然后將三個串行流和鎖相時鐘（CLKOUT）輸出到LVDS輸出驅(qū)動器。 CLKOUT的頻率與輸入時鐘CLKIN相同。

SN65LVDS95無需外部元件，幾乎不需要控制。數(shù)據(jù)總線在發(fā)送器的輸入端和接收器的輸出端看起來相同，數(shù)據(jù)傳輸對用戶是透明的。唯一的用戶干預(yù)是可以使用關(guān)閉/清除（ SHTDN ）低電平有效輸入來禁止時鐘并關(guān)閉LVDS輸出驅(qū)動器以降低功耗消費。該信號的低電平將所有內(nèi)部寄存器清除為低電平。

特性

符合汽車應(yīng)用的要求
21：3數(shù)據(jù)通道壓縮，每秒吞吐量高達1.36千兆位
適用于極低EMI的點對點子系統(tǒng)通信
低壓TTL和3個數(shù)據(jù)通道中的21個數(shù)據(jù)通道和時鐘以及低壓差分時鐘
采用3.3 V單電源和250 mW（典型值）
5 V容差數(shù)據(jù)輸入工作
?? LVDS95具有上升時鐘邊沿觸發(fā)輸入
總線引腳容許6 kV HBM ESD
采用20 mil端子間距的薄收縮小外形封裝包裝
禁用時消耗<1 mW
寬鎖相輸入頻率范圍
20 MHz至68 MHz
PLL無需外部元件
輸入符合或超過ANSI EIA /TIA-644標準< /li>
工業(yè)溫度合格
T _A = ?? 40°C至85°C
更換國家DS90CR215

參數(shù) 與其它產(chǎn)品相比?SerDes/信道鏈路

?
Protocols
Function
Parallel Bus Width (bits)
Compression Ratio
ESD (kV)
Input Compatibility
Output Compatibility
Supply Voltage(s) (V)
Data Throughput (Mbps)
Rating
Operating Temperature Range (C)
Package Group
Package Size: mm2:W x L (PKG)
Pin/Package
?

SN65LVDS95-Q1	SN65LVDS93A-Q1	SN65LVDS93B-Q1
Channel-Link I ? ?	Channel-Link I ? ?	Channel-Link I ? ?
Serializer ? ?	Serializer ? ?	Serializer ? ?
21 ? ?	28 ? ?	28 ? ?
21 to 3 ? ?	28 to 4 ? ?	28 to 4 ? ?
6 ? ?	5 ? ?	5 ? ?
LVTTL ? ?	LVTTL ? ?	LVTTL ? ?
LVDS ? ?	LVDS ? ?	LVDS ? ?
3.3 ? ?	3.3 ? ?	3.3 ? ?
1360 ? ?	3780 ? ?	2380 ? ?
Automotive ? ?	Automotive ? ?	Automotive ? ?
-40 to 85 ? ?	-40 to 85 ? ?	-40 to 85 ? ?
TSSOP ? ?	TSSOP ? ?	TSSOP ? ?
48TSSOP: 101 mm2: 8.1 x 12.5(TSSOP) ? ?	56TSSOP: 113 mm2: 8.1 x 14(TSSOP) ? ?	56TSSOP: 113 mm2: 8.1 x 14(TSSOP) ? ?
48TSSOP ? ?	56TSSOP ? ?	56TSSOP ? ?