概述
DeepCover 嵌入式安全方案采用多重先進的物理安全機制保護敏感數據，提供最高等級的密鑰存儲安全保護。DeepCover安全認證器(DS24L65)是一款SHA-256協處理器，內置1-Wire ^?^ 主控制器，提供主機系統與1-Wire SHA-256從器件通信及操作所要求的SHA-256和存儲器功能。此外，器件執行I2C主控制器與所連接的任何1-Wire SHA-256從器件之間的協議轉換。對于1-Wire線驅動器，芯片內部用戶可調定時器將系統主處理器從繁瑣的1-Wire波形時序控制中解放出來，支持標準和高速1-Wire通信。1-Wire總線可通過軟件控制關斷。強上拉功能通過1-Wire總線為EEPROM等1-Wire器件供電。不使用DS24L65時，可將其置于休眠模式，降低功耗。
數據表：*附件：DS24L65 DeepCover安全認證器，具有SHA-256協處理器和1-Wire主機功能技術手冊.pdf

應用

• 消費品認證
• 安全控制

特性

• SHA-256引擎，支持基于對稱加密的雙向安全認證模式
• 兩頁32字節用戶EEPROM，帶有多種可編程保護選項
• 1-Wire主控端口，帶有可選的有源或無源1-Wire上拉
• 內部低阻信號通路提供1-Wire強上拉
• 1-Wire端口可通過軟件控制關斷
• I2C工作(上拉)電壓：1.8V±5%
• IO與GND之間提供±8kV ESD保護(JESD22-A114 HBM，典型值)
• 工作范圍：1.8V±5%，-40°C至+85°C
• 6引腳TSOC封裝

典型應用電路

電特性

引腳配置描述

一線主設備配置寄存器（67h）

DS24L65支持四項一線特性，可通過一線主設備配置寄存器（表3）啟用或選擇。這些特性包括：有源上拉（APU）、一線供電（PDN）、強上拉（SPU）、一線速度（1WS）。APU和1WS可在任何通信周期內單獨選擇。而PDN和1WS在閑置時會恢復到非活動狀態（如設置強上拉時）。

設備復位后（上電周期、SLPZ低電平脈沖，或通過一線主設備復位命令觸發），一線主設備配置寄存器讀取值為00h。向該寄存器寫入數據時，僅當高四位（位7至位4 ）與低四位（位3至位0 ）互補時，新數據才會被接受。讀取時，高四位始終為0。

位3：一線速度（1WS） ：1WS位決定DS24L65發起的任何一線通信的時序。大多數一線從設備支持標準速度（1WS = 0 ）。許多一線設備也能以更高的數據速率（稱為超速）進行通信。部分一線設備，包括DeepCover SHA - 256系列從設備，僅支持超速，對于這些設備，1WS應始終設為高電平。要從標準速度切換到超速，一線設備需接收超速跳過ROM或超速匹配ROM命令，如一線設備數據表所述。在接收到速度變更命令代碼后，DS24L65必須參與此速度變更以保持同步。這可通過在一線設備改變速度后，立即向一線主設備配置寄存器寫入1WS位為1來實現。隨后跟一個一線字節命令。向一線主設備配置寄存器寫入1WS位為0 ，并跟隨一線復位命令，可將DS24L65及總線上的任何一線設備的活動一線線路恢復到標準速度。

位2：強上拉（SPU） ：SPU位用于在一線寫字節、一線讀字節或一線單比特命令之前激活強上拉功能。強上拉常用于一線EEPROM設備，在將暫存區數據復制到主存儲器或執行SHA計算時。相應設備的數據手冊會明確說明強上拉應在哪個通信協議步驟后應用。SPU位必須在向一線設備發送內部上拉以提供所需一線電壓之前立即設置。強上拉使用與有源上拉相同的內部上拉晶體管。參考電氣特性中的(R_{APU})參數來確定在給定負載電流和電源電壓下，電壓降是否足以維持活動一線電壓。

如果SPU為1 ，DS24L65會將活動上拉時隙的上升沿視為強上拉，即內部上拉晶體管保持導通，如圖3所示，直到出現以下四種情況之一：DS24L65接收到發起一線通信的命令（典型情況）；SPU位在一線主設備配置寄存器中被寫為1 ；PDN位在一線主設備配置寄存器中被寫為0 ；或DS24L65接收到一線主設備復位命令。當強上拉結束時，SPU位會自動復位為0。使用強上拉功能不會改變一線主設備配置寄存器中APU位的狀態。