D觸發器（data flip-flop或delay flip-flop）由6個與非門組成，其中G1和G2構成基本RS觸發器。電平觸發的主從觸發器工作時，必須在正跳沿前加入輸入信號。如果在CP高電平期間輸入端出現干擾信號，那么就有可能使觸發器的狀態出錯。而邊沿觸發器允許在CP觸發沿來到前一瞬間加入輸入信號。這樣，輸入端受干擾的時間大大縮短，受干擾的可能性就降低了。邊沿D觸發器也稱為維持-阻塞邊沿D觸發器

　　SD和RD接至基本RS觸發器的輸入端，它們分別是預置和清零端，低電平有效。當SD=1且RD=0時（SD的非為0，RD的非為1，即在兩個控制端口分別從外部輸入的電平值，原因是低電平有效），不論輸入端D為何種狀態，都會使Q=0，Q非=1，即觸發器置0；當SD=0且RD=1（SD的非為1，RD的非為0）時，Q=1，Q非=0，觸發器置1，SD和RD通常又稱為直接置1和置0端。我們設它們均已加入了高電平，不影響電路的工作。

　　1、基本RS觸發器（鎖存器）

　　（1）特性方程

　　2、RS觸發器

　?。?）特性方程

　　例2 同步RS觸發器，設初始狀態為0，已知輸入R、S的波形圖如圖，畫出輸出Q的波形圖。

　　解：將每個時段對應的R、S的波形高電平設為1低電平設為0，代入特性方程

　　計算出Qn+1的值并還原成波形。對于同步RS觸發器要注意在CP信號時有效時輸入端的波形會影響輸出端得輸出狀態，在CP信號時無效時輸入端的波形就不會影響輸出端得輸出狀態此時觸發器的狀態不變。如：

　　在t1～t2時刻CP=1，此時觸發器處于工作狀態此時R=0，S=1，Qn=0，通過特性方程計算可知Qn+1=1高電平。

　　同理t2～t3時刻，觸發器仍處于工作狀態將輸入信息和電路的原來狀態帶入公式計算得到Qn+1=0低電平。

　　在t3～t4時刻CP=0，電路處于非工作狀態，因此觸發器的狀態不會隨輸入信號變化而變化，所以輸出信號保持不變。

　　將每個有效時刻對應的R、S的波形高電平設為1低電平設為0，代入特性方程

　　計算出Qn+1的值并還原成波形。但在主從結構的觸發器中電路發生變化的時間是某一個特定的時刻。

　　如：

　　在t1時刻主從RS觸發器處于工作狀態，R=1，S=0，Qn=0，代入特性方程得Qn+1=1高電平。在此時刻之后觸發器不工作，觸發器得狀態保持不變，因此波形不變化。

　　同理觸發器下一次工作是在t2時刻，將信號量和原狀態代如公式得Qn+1=1。

　　3、JK觸發器

　?。?）特性方程

　　將每個時段對應的J、 K的波形高電平設為1低電平設為0，代入特性方程

　　計算出Qn+1

　　的值并還原成波形。如：

　　在t1～t2時刻CP=1，此時觸發器處于工作狀態此

　　時J=1，K=0，Qn=0，通過特性方程計算可知Qn+1=1高電平。

　　同理t2～t3時刻，觸發器仍處于工作狀態將輸入信息和電路的原來狀態J=0，K=0，Qn=1帶入公式計算得到Qn+1=1高電平。

　　在t3～t4時刻CP=0，電路處于非工作狀態，因此觸發器的狀態不會隨輸入信號變化而變化，所以輸出信號保持不變。

　　將每個有效時刻對應的J、 K的波形高電平設為1低電平設為0，代入特性方程

　　計算出Qn+1的值并還原成波形。如：

　　在t1時此時觸發器處于工作狀態此時J=1，K=0，Qn=0，通過特性方程計算可知Qn+1=1高電平。在此時刻之后觸發器不工作，觸發器得狀態保持不變，因此波形不變化。

　　同理觸發器下一次工作是在t2時刻，將信號量和原狀態代如公式得Qn+1=0。