完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>
標簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點。
文章:12518個 瀏覽:614217次 帖子:7874個
在 FPGA 開發(fā)過程中,燒寫bit文件和使用ILA進行調(diào)試是再常見不過的操作。但如果 FPGA 板卡被放在機房,或者通過PCIe插在服務(wù)器上,那么每次...
2025-06-05 標簽:FPGA服務(wù)器遠程調(diào)試 303 0
【經(jīng)驗分享】玩轉(zhuǎn)FPGA串口通信:從“幻覺調(diào)試”到代碼解析
FPGA開發(fā),思路先行!玩FPGA板子,讀代碼是基本功!尤其對從C語言轉(zhuǎn)戰(zhàn)FPGA的“寶貝們”來說,適應(yīng)流水線(pipeline)編程可能需要點時間。上...
DVP接口(Digital Video Port)是一種用于數(shù)字視頻傳輸?shù)牟⑿薪涌冢R娪谇度胧较到y(tǒng)和圖像傳感器中。DVP直接傳輸數(shù)字視頻信號,減少模數(shù)...
基于FPGA搭建神經(jīng)網(wǎng)絡(luò)的步驟解析
本文的目的是在一個神經(jīng)網(wǎng)絡(luò)已經(jīng)通過python或者MATLAB訓(xùn)練好的神經(jīng)網(wǎng)絡(luò)模型,將訓(xùn)練好的模型的權(quán)重和偏置文件以TXT文件格式導(dǎo)出,然后通過pyth...
2025-06-03 標簽:FPGAmatlab神經(jīng)網(wǎng)絡(luò) 254 0
易靈思鈦金系列時鐘選擇功能-2 以Ti60F225為例來介紹如何實現(xiàn)下面的4選擇1時鐘選擇功能
在trion要實現(xiàn)一個4選1時鐘復(fù)用或許比較麻煩。但是在鈦鑫上已經(jīng)給出了解決方案。這里以Ti60F225為例來介紹如何實現(xiàn)下面的4選擇1時鐘選擇功能。 ...
人們對電池供電的便攜式小工具和器件的需求量大增,數(shù)字電路的能耗成為一個重要的關(guān)注點。計算和處理變得越來越復(fù)雜,需要速度更快的器件,例如現(xiàn)場可編程門陣列(...
大型嵌入式項目構(gòu)架:從 STM32 對 FPGA 進行內(nèi)存映射
未來代碼演進方向可能包括: FMC端支持64位傳輸及采用AHB替代APB協(xié)議以降低順序傳輸開銷。但可以預(yù)見,該架構(gòu)將成為我大型FPGA+MCU項目的長期...
工業(yè)以太網(wǎng)是基于傳統(tǒng)以太網(wǎng)通信技術(shù),針對工業(yè)自動化場景需求進行優(yōu)化和擴展的專用網(wǎng)絡(luò)通信體系。它通過增強實時性、可靠性、抗干擾能力及環(huán)境適應(yīng)性,滿足工業(yè)控...
利用ADI μModule穩(wěn)壓器優(yōu)化FPGA電源設(shè)計
數(shù)據(jù)中心、圖像處理和通信設(shè)備中使用的 FPGA 性能正在迅速提高,市場上也在不斷推出新設(shè)備。因此需要為 FPGA 提供低壓和大電流電源,而且設(shè)計難度也在...
基于FPGA的AM調(diào)制系統(tǒng)設(shè)計方案
本系統(tǒng)由FPGA、串口屏、DAC模塊和AD831組成。FPGA通過調(diào)用宏功能模塊NCO,按照輸入時鐘50MHz,產(chǎn)生相應(yīng)頻率正弦信號輸出,共產(chǎn)生兩路,一...
2025-05-23 標簽:FPGAdac調(diào)制信號 513 0
RK3576+紫光同創(chuàng)FPGA并口通信方案 基于DSMC/FlexBus并口的RK3576J與FPGA通信方案
為大家?guī)砘贒SMC/FlexBus并口的RK3576J與FPGA通信方案
FPGA 大神 Adam Taylor 使用 ALINX VD100(AMD Versal系列)開發(fā)平臺實現(xiàn)圖像處理
本篇文章來自 FPGA 大神、Ardiuvo XVtc VtcInst;VideoMode video;XVtc_Config *vtc_config ...
Xilinx Shift RAM IP 是 AMD Xilinx 提供的一個 LogiCORE IP 核,用于在 FPGA 中實現(xiàn)高效的移位寄存器(Sh...
AMD Vivado Design Tool綜合中的門控時鐘轉(zhuǎn)換
傳統(tǒng)上,使用門控時鐘是 ASIC 設(shè)計中降低系統(tǒng)功耗的常見方法。通過門控時鐘,可在非必要時阻止整組寄存器的狀態(tài)轉(zhuǎn)換。
使用ALINX VD100開發(fā)板實現(xiàn)圖像處理
這是一塊基于 AMD Versal Edge AI 平臺的開發(fā)板,功能特別強大,可以用來做圖像處理、人工智能等各種高階應(yīng)用。
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |