近幾年中，芯片特征尺寸已接近物理極限，而先進(jìn)封裝技術(shù)成為延續(xù)摩爾定律的重要途徑。一系列新型封裝技術(shù)出現(xiàn)在人們視野之中。而其中扇出型晶圓級封裝（FOWLP）被寄予厚望，它將為下一代緊湊型、高性能的電子設(shè)備提供堅實而有力的支持。

扇出型晶圓級封裝技術(shù)無需使用中介層或硅通孔（TSV），即可實現(xiàn)外形尺寸更小芯片的封裝異構(gòu)集成。在嵌入每個裸片時，裸片間的空隙會有一個額外的I/O連接點，在提高I/O數(shù)量的同時，也會使得硅的利用率有所提升。在扇出型晶圓級封裝技術(shù)的加持下，具有成千上萬I/O點的半導(dǎo)體器件可通過兩到五微米間隔線實現(xiàn)無縫連接，從而使互連密度最大化。

工藝步驟

從晶圓代工廠（Foundry）生產(chǎn)完成的晶圓（Wafer）經(jīng)過測試后進(jìn)入生產(chǎn)線類似傳統(tǒng)封裝，扇出型封裝第一步也需要將來料晶圓切割成為裸晶。

扇出型封裝的主要特點是將切割后的裸晶組合成為重構(gòu)晶圓，與來料晶圓相比，重構(gòu)晶圓上裸晶之間的距離相對更大，因此方便構(gòu)造單位面積更大，輸入輸出（I/O）更多的芯片成品。

塑封、去除載片

完成重構(gòu)晶圓的貼片后，對重構(gòu)晶圓進(jìn)行塑封以固定和保護(hù)裸晶。然后將重構(gòu)晶圓載片移除，從而將裸晶對外的輸入輸出接口（I/O）露出。

制作再布線層

為了將裸晶上的接口（I/O）引出至方便焊接的位置，在晶圓上通過金屬布線工藝制作再布線層（RDL）。

晶圓減薄

為使芯片成品更輕薄，對晶圓進(jìn)行減薄加工。

植球

在再布線層（RDL）所連接的金屬焊盤上進(jìn)行植球，方便后續(xù)芯片在印刷電路板（PCB）上的焊接。

晶圓切割、芯片成品

最后將重構(gòu)晶圓進(jìn)行切割，以得到獨立的芯片。

芯片制造工藝的發(fā)展不會停滯，長電科技在先進(jìn)封測領(lǐng)域深耕多年，擁有深厚的技術(shù)積累和堅實的平臺。無論是現(xiàn)在還是未來，長電科技都將精準(zhǔn)把握市場趨勢、緊扣科技脈搏，為推動芯片成品制造技術(shù)的突破與發(fā)展盡一份力量。

審核編輯：劉清