完善資料讓更多小伙伴認識你，還能領取20積分哦，立即完善>
|
|
PLL部分由低噪聲鑒頻鑒相器(PFD)、精密電荷泵(CP)、低相位噪聲壓控振蕩器(VCO)、預編程的反饋分頻器和輸出分頻器組成。通過將一個外部晶振或參考時鐘連接到REFCLK引腳，可以將最高156.25 MHz的頻率鎖定至輸入參考。每個輸出分頻比和反饋分頻比針對所要求的輸出速率進行預編程。
第二個PLL也用作整數N分頻頻率合成器，并驅動兩個LVPECL或LVDS輸出緩沖器以支持106.25 MHz頻率。無需外部環路濾波器，從而節省寶貴的設計時間和電路板空間。
AD9572提供40引腳6 mm × 6 mm、LFCSP封裝，可以采用3.3 V單電源供電。溫度范圍為?40°C至+85°C。
應用
關注我們的微信
下載發燒友APP
電子發燒友觀察
版權所有 ? 湖南華秋數字科技有限公司
長沙市望城經濟技術開發區航空路6號手機智能終端產業園2號廠房3層（0731-88081133）
電子發燒友 （電路圖） 湘公網安備43011202000918
工商網監
湘ICP備2023018690號-1
